

Entwicklung von OEICs für ein Digitales-Video-Disk-System

Förderkennzeichen 01 BS 604/5

- Abschlussbericht -

H. Zimmermann, A. Ghazi, M. Hohenbild, T. Heide, P. Seegebrecht

Lehrstuhl für Halbleitertechnik, Technische Fakultät
Christian-Albrechts-Universität zu Kiel

R. Böckler, R. Buchner, J. Weber

FhG-IFT/IMS, München

Kiel, Juni 2000

Inhaltsverzeichnis

1	Aufgabenstellung	1
2	Voraussetzungen zur Durchführung des Vorhabens	3
3	Planung und Ablauf des Vorhabens	5
4	Stand der Wissenschaft und Technik	11
5	Zusammenarbeit mit anderen Stellen	15
6	Erzielte Ergebnisse	17
6.1	Photodetektoren	17
6.1.1	Pin-Photodiodenprinzip	17
6.1.2	Photodetektoren in monolithischen Empfängerschaltkreisen	20
6.1.3	Pn- und pin-Photodioden in einem CMOS-Prozeß	23
6.1.4	Charakterisierung der pn- und pin-Photodetektoren	29
6.2	Doppel- und Finger-Photodioden	39
6.2.1	Photodioden im C4PH-Prozeß	39
6.2.2	Photodioden im C5PA-Prozeß	63
6.2.3	Photodioden im BN08-Prozeß	66
6.2.4	Zusammenfassung	75
6.3	DVD-OEICs	78
6.3.1	Wichtige Schaltungsmodulare	78
6.3.2	Spannungsfolger-OEICs	84
6.3.3	Transimpedanzverstärker-OEICs	106

6.4	Laserregelkreis-IC	127
6.4.1	Beschreibung und Spezifikationen	127
6.4.2	Funktionsweise und Aufbau der Schaltungen	131
6.4.3	Lasertreiberansteuerung über Stromspiegelschaltung	132
6.4.4	Bemerkungen zum Temperaturverhalten eines Halbleiterlasers	134
6.4.5	Eingangsstufe	135
6.4.6	Abtast- & Halteglied	137
6.4.7	PI-Regler	141
6.4.8	Laserstromtreiber	145
6.4.9	Digitale Hilfssignale	147
6.5	Zusammenfassung der erzielten Ergebnisse	149
7	Verwertbarkeit der Ergebnisse und Erfahrungen	151
8	Fortschritt anderer Stellen	153
9	Veröffentlichungen im Rahmen dieser Arbeit	155
	Formelzeichen und Abkürzungen	157
	Abbildungsverzeichnis	161
	Tabellenverzeichnis	167
	Literaturverzeichnis	170
	Anhang: Bericht des Unterauftragnehmers	175

Kapitel 1

Aufgabenstellung

Für ein als wiederbeschreibbarer optischer Speicher geplantes Digitales-Video-Disk-System (DVD) der Firma Deutsche Thomson-Brandt (DTB), Villingen waren vom Lehrstuhl für Halbleitertechnik (LHT) der Universität Kiel unter Einbeziehung des Fraunhofer-Instituts für Festkörpertechnologie (IFT), München zwei integrierte Schaltkreise zu entwickeln:

- 1) PIN-CMOS-OEIC
- 2) Laserregelkreis-IC

Das PIN-CMOS-OEIC ist ein optoelektronischer integrierter Schaltkreis (OEIC), der die auf DVDs optisch gespeicherte Information beim Lesen in elektrische Signale umwandelt. Dieser Schaltkreis enthält pin-Photodioden und Schaltungen zur Signalverarbeitung. Die pin-Photodioden müssen sich durch sehr kurze Anstiegs- und Abfallzeiten und durch einen hohen Wirkungsgrad für rotes und blaues Licht auszeichnen, um bei geringer Laserleistung einen guten Signal-Rausch-Abstand und damit eine niedrige Bitfehlerrate zu erreichen. Ferner wird die sogenannte Doppelphotodiode, die zwar hinter der hohen Schnelligkeit der pin-Photodiode zurückbleibt, sich jedoch in Standardtechnologie integrieren läßt, untersucht. Für DVD-Video-Geräte mit zweifacher Laufwerksgeschwindigkeit werden OEICs mit rauscharmen Vorverstärker, die eine Grenzfrequenz von 25 MHz besitzen, zur Gewinnung der digitalen Information sowie zur Gewinnung der Steuersignale für Fokussierung und Spurführung des Lese-/Schreibstrahles benötigt.

Das Laserregelkreis-IC ermöglicht zusammen mit einer externen Monitorphotodiode die Regelung der Laserlichtleistung, die für unterschiedliche Disks sowie für Lese- und Schreibvorgänge auf verschiedene Werte eingestellt und zudem temperaturunabhängig genau eingehalten werden muß. Die Regelschaltung für die Ansteuerung eines externen Halbleiterlasers beinhaltet einen Verstärker, Abtast- und Halteglieder, Operationsverstärker und steuerbare Stromquellen. Ferner wird in einer Variante des Regelkreis-ICs eine schnelle Monitorphotodiode integriert, um die daraus resultierenden Vorteile zu demonstrieren.

Um die Anforderungen an geringes Rauschen, hohe Geschwindigkeit, Latch-up-Unempfindlichkeit und geringe Prozeßkomplexität erfüllen zu können, wird ein Twin-

Tub-CMOS-Prozeß (1,0 μm) um Prozeßmodule erweitert, die die Integration der pin-Photodioden ermöglichen.

Primär verfolgt das Vorhaben technische Ziele - wobei Teilaspekte wissenschaftliche Fragestellungen beinhalten. Die technischen Ziele des Vorhabens bestehen darin, unterschiedliche Realisierungsmöglichkeiten für die OEICs und den Lasermodulator zu erarbeiten und daraus die Varianten mit den besten elektrischen und optischen Eigenschaften unter der Randbedingung niedriger Produktionskosten zu extrahieren und das Ergebnis anhand von Test-Chips zu verifizieren. Besonderes Augenmerk wird auf der Minimierung der Zahl zusätzlicher Maskenschritte zur Integration der Photodioden liegen. Von wissenschaftlichem Nutzen ist das Aufzeigen der Möglichkeiten und Grenzen von integrierten PIN-CMOS-Systemen.

Kapitel 2

Voraussetzungen zur Durchführung des Vorhabens

Die Projektleitung des Vorhabens lag bei dem Inhaber des Lehrstuhls für Halbleitertechnik (LHT), Prof. Dr.-Ing. Peter Seegebrecht, der nach langjähriger CMOS-Prozeßentwicklungstätigkeit bei der Firma Philips in Eindhoven und in Hamburg sowie als stellvertretender Institutsleiter des Fraunhofer-Instituts für Festkörpertechnologie (IFT) in München, umfassende Erfahrung mit CMOS-Prozessen besitzt. Die wissenschaftliche Leitung der für das Vorhaben eingesetzten Arbeitsgruppe lag bei Priv.-Doz. Dr.-Ing. habil. Horst Zimmermann, der in der Fraunhofer-Arbeitsgruppe für Integrierte Schaltungen, Abteilung Bauelementetechnologie, in Erlangen Erfahrungen mit CMOS-Bauelementen sammelte und der sich seit 1993 am LHT schwerpunktmäßig mit der optoelektronischen Integration und dem Entwurf integrierter Schaltungen befaßt. Herr Zimmermann hält an der Universität Kiel seit 1994 die Vorlesung Optoelektronik. An dem geplanten Vorhaben arbeiteten zwei Ingenieure der Elektrotechnik mit. Zur Unterstützung der Mitarbeiter wurden zwei wissenschaftliche Hilfskräfte eingesetzt.

Der Lehrstuhl für Halbleitertechnik verfügt über umfangreiche elektrische Meßeinrichtungen zur Charakterisierung von elektronischen Bauelementen und Schaltungen. Ferner sind die Design Frameworks CADENCE und MENTOR auf vernetzten Workstations für den Entwurf integrierter Schaltungen am LHT im Einsatz.

Die zur Durchführung diese Vorhabens benötigten technologischen Entwicklungsarbeiten und die Herstellung der integrierten Schaltungen erfolgten am Fraunhofer-Institut für Festkörpertechnologie (IFT) in München und als dessen Nachfolgeeinrichtung an dem Fraunhofer-Institut für Mikroelektronische Schaltungen und Systeme (IMS), München, im Rahmen eines Unterauftrages. Das IFT verfügte über erfahrene Prozeßingenieure und über einen industriekompatiblen $1,0 \mu\text{m}$ CMOS-Prozeß. Dieser Prozeß beruhte auf dem Twin-Well-Prinzip, das wegen der erreichbaren Latch-up-Immunität Voraussetzung für die hier zu realisierenden OEICs ist.

Kapitel 3

Planung und Ablauf des Vorhabens

Ziel des Vorhabens ist die Entwicklung und Realisierung der oben genannten OEICs und des Lasermodulators in CMOS-Technik. Dazu soll ein industriekompatibler CMOS-Prozeß um Prozeßmodule erweitert werden, die die Integration von pin-Photodioden und CMOS-Bauelementen zur Signalverarbeitung auf einem Chip ermöglichen. Mehrere Realisierungsmöglichkeiten werden untersucht, unter denen die Variante mit den besten Eigenschaften bei niedrigen Produktionskosten herausgefunden werden soll.




Abbildung 3.1: Blockschaltbild des PIN-CMOS-OEICs

Das Blockschaltbild des OEICs ist in Abb. 3.1 dargestellt. Es enthält sechs Photodioden und sechs Transimpedanzverstärker. Es war zu Beginn des Vorhabens geplant, die signalverarbeitenden Schaltungen zur Summen- und Differenzbildung, wie in Abb. 3.1 eingezeichnet, zu integrieren. Die DTB wollte jedoch nur eine Integration von Photodioden

und Verstärkern.

Der Laserregelkreis sollte zu Beginn des Vorhabens aus einem Monitor-OEIC und einem Lasermodulator-IC bestehen. Das Monitor-CMOS-OEIC, das Teil des Regelkreises zur Kontrolle der Laserlichtleistung ist (siehe Abb. 3.2), enthält eine pin-Photodiode und einen Transimpedanzverstärker, dessen Ausgangsspannung proportional zur vom Laser ausgesandten Lichtleistung ist. Das Monitor-OEIC muß die schnellen Anstiegszeiten des Photostromes der Monitor-pin-Diode während den beim Schreibvorgang eingesetzten Pulsfolgen verarbeiten, um den nachfolgenden Abtast-Halte-Gliedern das Erfassen der "Lichtintensität" des Laserstrahles innerhalb von 34 ns zu ermöglichen. Im Lasermodulator-IC, das ebenfalls Bestandteil des Regelkreises in Abb. 3.2 ist, vergleichen, mit externen Kondensatoren und Widerständen beschaltbare, als PI-Regler eingesetzte integrierte Operationsverstärker die Haltespannungen mit Sollwerten, die zwei integrierte 8-Bit-Digital-Analog-Wandler vorgeben. Die Eingänge der beiden Digital-Analog-Wandler werden herausgeführt, um den Regelkreis mit den der jeweiligen Disk angepaßten Sollwerten für Lese- und Schreibvorgänge versorgen zu können. Die Operationsverstärker steuern Stromquellen, die den externen Halbleiterlaser versorgen. Ein digitales Logikmodul (Pulsstrategie) schaltet die Stromquellen entsprechend den Lese- und Schreibvorgängen mit unterschiedlichen Pulsfolgen um. Bei der Entwicklung des Lasermodulator-ICs ist auf die Minimierung der entstehenden Jouleschen Wärme in den Stromquellen zu achten. Die Zuordnung der Abtast-Halte-Glieder zum Monitor-OEIC oder zum Lasermodulator-IC sollte festgelegt werden.

Für den Lehrstuhl für Halbleitertechnik ergaben sich folgende Arbeitspunkte:

1. Entwurf und Optimierung der pin-Dioden unter Berücksichtigung der durch den CMOS-Prozeß gestellten Randbedingungen. Hierbei werden intensiv Simulationswerkzeuge eingesetzt (TSUPREM4, MEDICI).
2. Entwicklung und Optimierung der Vorverstärker, der signalverarbeitenden Auswerteschaltungen, der Abtast-Halte-Glieder, der Digital-Analog-Wandler und der steuerbaren Stromquellen. Diese Arbeiten beinhalten den Schaltungsentwurf, die Schaltungssimulation sowie das Erstellen der Masken-Layouts.
3. Elektrische und optische Charakterisierung des PIN-CMOS-OEICs, des Monitor-CMOS-OEICs und des Lasermodulators sowie Extraktion der für die Bauelemente- und Schaltungssimulation erforderlichen Parameter.

Die technologischen Entwicklungsarbeiten sollten am Fraunhofer-Institut für Festkörpertechnologie (FhG-IFT) in München durchgeführt werden, dem ein $1,0 \mu\text{m}$ CMOS-Prozeß zur Verfügung steht. Diese Arbeiten ergaben sich aus den Anforderungen an die Photodioden ab: Die Erzielung eines hohen Wirkungsgrades der pin-Diode bei den Wellenlängen 635 und 430 nm erfordert eine niedrig dotierte epitaktische Schicht von ca. $10 \mu\text{m}$ Stärke sowie eine möglichst dünne hochdotierte Diffusionsinsel an der Siliciumoberfläche. Abb. 3.3 zeigt einen schematischen Querschnitt durch das PIN-CMOS-OEIC.

Bei Berücksichtigung der Betriebsspannung der CMOS-OEICs von 5 Volt und der Realisierung der Vorverstärker als Transimpedanzverstärker verbleibt an den pin-Dioden nur eine




Abbildung 3.2: Blockschaltbild des Regelkreises zur Laseransteuerung bestehend aus einem Monitor-CMOS-OEIC und einem Lasermodulator-IC

Spannung von ca. 3 Volt. Die Forderung nach schneller Anstiegs- und Abfallzeit der pin-Photoströme verlangt eine Dotierstoffkonzentration der epitaktischen Schicht im Bereich von 10^{13} cm^{-3} . Bei Wahl eines p^-p^+ -Substrates z. B. die Herstellung von Fingerstrukturen mit der Source/Drain-Implantation der n-Kanal Transistoren bzw. die Herstellung einer flachen durchgehenden n^+ -Insel mittels Niedrigenergieimplantation von Arsen nach Ablauf der Hochtemperaturprozesse. Bei Wahl eines n^-n^+ -Substrates wird eine dünne p-leitende Schicht benötigt, die mit einer BF_2 -Implantation mit niedriger Energie implementiert werden kann. Zur Erhöhung bzw. Reproduzierbarkeit des Wirkungsgrades der pin-Photodioden müssen spezielle Antireflexions- bzw. Einkoppelschichten entwickelt werden, da bei CMOS-Prozessen die Schichtdicken von BPSG-, Oxid-, Oxinitrid- bzw. Nitrid-Passivierungsschichten nicht standardmäßig eng toleriert sind und es daher zu Interferenzeffekten kommen kann, die den Wirkungsgrad der pin-Photodioden stark verringern. Insbesondere ist ohne spezielle eng tolerierte Einkoppelschichten mit einem über die Siliziumscheibe stark variierendem pin-Wirkungsgrad und deshalb mit geringer Ausbeute effizienter pin-Photodioden zu rechnen. Mit erreichbaren Schichtdickentoleranzen von 10 % in speziellen dünnen Einkoppelschichten ist jedoch ein reproduzierbar hoher pin-Wirkungsgrad erzielbar.




Abbildung 3.3: Schematischer Querschnitt des PIN-CMOS-OEI

Neben den erforderlichen Chargendurchläufen ergaben sich damit für das IFT die folgenden technologischen Entwicklungsarbeiten:

1. Entwicklung von Prozeßmodulen bestehend aus einer Niedrigenergieimplantation von Arsen und von BF_2 mit anschließender RTA-Behandlung. Dieses Prozeßmodul wird innerhalb der Flowchart nach dem BPSG-Flow platziert.
2. Rückseitenkontaktierung
3. Entwicklung eines Prozeßmoduls zur Verringerung der optischen Oberflächenreflexion durch eine $\lambda/4$ -Schicht oder mehrlagige Schichtaufbauten mit geeigneten Brechungsindizes und zur Passivierung der pin-Photodioden. Diese Einkoppelschichten bewirken einen reproduzierbaren hohen Wirkungsgrad der pin-Photodioden im roten und blauen Spektralbereich.

Der zeitliche Rahmen des Projektes war durch die Vorgabe von zweimal zwei Jahren abgesteckt. Danach sollte die technologische Entwicklungsarbeit einschließlich der Charakterisierung der ersten Testmuster des PIN-CMOS-OEICs und des Monitor-CMOS-OEICs nach den ersten zwei Jahren abgeschlossen sein, so daß in der zweiten Phase die Prozeß- und Schaltungsoptimierung der OEICs einschließlich der erforderlichen Redesigns, der Chargendurchläufe und Schaltungscharakterisierung erfolgen konnte. In der zweiten Phase erfolgt - parallel zur Integration des Prozeßmoduls 3 und zum Redesign der OEICs -

mit der dann dem IFT zur Verfügung stehenden Analog-Version des CMOS-Prozesses die Herstellung und das Redesign der integrierten Schaltung des Lasermodulator-ICs.

Die Arbeiten des LHT konzentrierten sich im ersten Jahr auf den Entwurf von Teststrukturen, von vertikalen pin-Dioden sowie der Verstärker zur Signalaufbereitung. Die Ergebnisse dieser Arbeiten flossen in das erste Masken-Layout ein. Für die Arbeiten des zweiten Jahres war eine Optimierung der Schaltung durch Verstärker- und Addierer-Varianten, die Charakterisierung der durch das FhG-IFT mit Hilfe des ersten Maskensatzes gefertigten Muster, die Auswertung der Ergebnisse und das erste Redesign eingeplant.

Das IFT untersuchte während des ersten Jahres die Kompatibilität der erforderlichen epitaktischen Siliziumscheiben mit dem verfügbaren CMOS-Prozeß. Dazu wurden mit Hilfe eines Testmaskensatzes CMOS-Bauelemente hergestellt und charakterisiert (z. B. bzgl. Latch-up Verhalten). Zeitlich parallel entwickelte und charakterisierte das IFT die Prozeßmodule 1 und 2. Zu Beginn des zweiten Jahres übernahm das IFT das Masken-Layout, führte das erforderliche Chip-Finishing durch und stellte die Masken her. Die Arbeiten des IFT bestanden im weiteren in der Durchführung der Chargendurchläufe und der Charakterisierung des Gesamtprozesses.

Die Arbeiten der zweiten Projektphase umfassten Beiträge der Schaltungs- und Prozeßoptimierung (Redesign, Maskenherstellung, Processing, Charakterisierung) sowie insbesondere die Herstellung des Lasermodulator-ICs und die Optimierung der Photodioden auf maximalen Wirkungsgrad im roten und im blauen Spektralbereich. Hierzu gehörte u. a. die Entwicklung, Charakterisierung und Implementierung des Prozeßmoduls 3 und die Auswahl der optimalen Lichteinkoppel- und Passivierungsschichtvariante.

Während der ersten Projektphase änderte die DTB die Anforderungen an den Laseregkreis. Alle Schaltungskomponenten sollten nun in einem IC untergebracht werden und nur die Monitorphotodiode sollte extern angeordnet sein. Ferner wurde das IFT während der Projektlaufzeit in zwei Zuständigkeitsbereiche, das Institut für Zuverlässigkeit und Mikrointegration (IZM) und das Institut für Mikroelektronische Schaltungen und Systeme (IMS) aufgeteilt sowie die installierten CMOS Prozesse aufgegeben. Die Prozeßmodule zur pin-Integration konnten jedoch vorher im Gesamtprozeß implementiert und erste Ergebnisse erzielt werden. Lediglich die im letzten Jahr vor Projektende geplanten Chargendurchläufe konnten nicht am IFT/IMS durchgeführt werden. Es war jedoch aufgrund der Industriekompatibilität der Prozesse möglich, zwei OEIC-Designs bei Infineon herstellen zu lassen. Ferner wurde ein OEIC-Design bei der Firma Thesys in Erfurt realisiert.

Kapitel 4

Stand der Wissenschaft und Technik

Bis Ende 1995 fand man als kommerziell erhältliche optoelektronische integrierte Schaltkreise nur die in Bipolar-Technologien hergestellten Chips M52908FP (Mitsubishi), PD568PS6 (Sharp) und IS1604 (Sharp) mit ungenügenden Bandbreiten von weniger als 11 MHz bzw. mit ungenügendem Phasenverhalten. Die geringe Bandbreite resultiert aus den großen Strukturgrößen - beim IS1604 beträgt die kleinste Strukturgröße z. B. $5 \mu\text{m}$ -, der Verwendung von pn-Photodioden anstelle von pin-Photodioden und der Integration nichtoptimierter Verstärker. Die genannten Schaltkreise enthalten neben den sechs Photodioden sechs Transimpedanzverstärker.

Veröffentlichte Forschungsergebnisse existierten ebenfalls nur zu PIN-Bipolar-OEICs [1,2], die eine höhere Bandbreite aber jedoch auch eine hohe Prozeßkomplexität aufweisen. So sind bei PIN-Bipolar-OEICs zwei Epitaxieprozesse notwendig [1]. Das in [2] benötigte Verfahren der Grabenisolation zur Unterdrückung von parasitären Effekten erhöht ebenfalls die Prozeßkomplexität von PIN-Bipolar-OEICs. Die hier beabsichtigte Integration von pin-Photodioden in CMOS-Prozessen hingegen stellt eine Neuheit mit geringer Prozeßkomplexität dar - wobei gleichzeitig die geforderte Bandbreite von 25 MHz erreicht werden kann. Bei der Realisierung der PIN-OEICs in CMOS-Technik können die erforderlichen epitaktischen Scheiben von dem Siliziumhersteller bezogen werden; die Herstellung epitaktischer Schichten beim Bauelementhersteller entfällt. Die Dotierstoffkonzentration der epitaktischen Schicht ist entsprechend den Anforderungen der pin-Diode sehr niedrig zu wählen. Zur unabhängigen Einstellung der Parameter der CMOS-Bauelemente werden die N-Kanal- bzw. P-Kanal-Transistoren in P- bzw. N-Wannen plazierte. Diese Option leisten die heute in der Halbleiterindustrie üblichen Twin-Well-CMOS-Prozesse. Grabenisolationen sind beim PIN-CMOS-OEIC nicht notwendig. Insgesamt ergibt sich beim PIN-CMOS-OEIC eine geringere Prozeßkomplexität als beim PIN-Bipolar-OEIC.

Aus der geringen Prozeßkomplexität der PIN-CMOS-OEICs resultiert ein Kostenvorteil bei der Herstellung gegenüber PIN-Bipolar-OEICs sowie gegenüber der Realisierung mit diskreten Photodioden und separaten Chips zur Signalverarbeitung. Ferner ist gegenüber diskreten Lösungen die Störuneempfindlichkeit von PIN-CMOS-OEICs wesentlich verringert, und mit den PIN-CMOS-OEICs läßt sich eine größere Bandbreite realisieren.

Im folgenden wird die hohe Signalverarbeitungsgeschwindigkeit moderner CMOS-Schaltungen anhand publizierter Daten belegt:

CMOS-Schaltkreise mit $0,8 \mu\text{m}$ Strukturgrößen ohne integrierte Photodioden mit Signalverarbeitungsgeschwindigkeiten von 240 MBit/s [3] und NMOS-Schaltkreise mit $1 \mu\text{m}$ Gatelänge mit Bitraten von 2 GBit/s [4] waren veröffentlicht. Bei den in [3] beschriebenen Transimpedanzverstärkern in CMOS-Technologie wurde mit einer Spannungsverstärkung von 110 bei offener Schleife und mit einer Bandbreite von 120 MHz (Bitrate von 240 MBit/s dividiert durch 2) ein Verstärkungs-Bandbreite-Produkt von über 10 GHz erreicht. Die Autoren von [4] stellten symmetrische, auf dem Differenzprinzip beruhende, Verstärker vor, die nur N-Kanal-MOSFETs beinhalten. Auf diese Weise wurde in [4] eine Bitrate von 2 GBit/s erreicht. Für den Non-Return-to-Zero (NRZ) Übertragungsmodus wurde sogar eine Bitrate von 4 GBit/s genannt [4].

Für einen stromgesteuerten CMOS-Operationsverstärker wurde bei einer Betriebsspannung von 3 V ein Verstärkungs-Bandbreite-Produkt von 100 MHz angegeben [5]. Transkonduktanz-Operationsverstärker in einer $3 \mu\text{m}$ CMOS-Technologie erreichten eine 3dB-Grenzfrequenz von 40 MHz [6]. Mit einer $1 \mu\text{m}$ CMOS-Technologie können noch wesentlich höhere Frequenzen verarbeitet werden. Dabei muß allerdings stark auf kapazitätsarme Eingänge nachfolgender Schaltungen geachtet werden. Das gilt auch für den konventionellen (spannungsgesteuerten) Operationsverstärker in einer $1 \mu\text{m}$ CMOS-Technologie, der ein Verstärkungs-Bandbreite-Produkt von 113 MHz besitzt [7]. Durch eine zusammen mit dem Operationsverstärker integrierte Regelungsschaltung zur Offset-Kompensation wurde die Eingangs-Offset-Spannung auf $0,4 \text{ mV}$ reduziert. Die Chip-Fläche für diesen Operationsverstärker betrug allerdings bereits 1 mm^2 . Trotzdem kann eine automatische Kompensation der Eingangs-Offset-Spannung für die hier zu verarbeitenden kleinen Photoströme interessant sein. Bei einer Verstärkungs-Bandbreite von 110 MHz kann bei einer Frequenz von 25 MHz noch ein Verstärkungsfaktor von ca. 4 erreicht werden - vorausgesetzt das Phasenverhalten ist akzeptabel. Insgesamt läßt sich feststellen, daß die Addierer und Subtrahierer im DVD-System durch Operationsverstärker in einer $1 \mu\text{m}$ CMOS-Technologie realisiert werden können. Voraussetzung ist allerdings, daß die Signale der Photodioden zunächst in Transimpedanzverstärkern genügend weit vorverstärkt und dann den Addierern und Subtrahierern zugeführt werden.

Zur Bandbreite von 25 MHz muß an dieser Stelle die Aussage getroffen werden, daß aus der Pit-Länge von $0,4 \mu\text{m}$ für ein 3T-Signal und eine Diskgeschwindigkeit von $3,2 \text{ m/s}$ eine kürzeste Pulsdauer von ca. $0,1 \mu\text{s}$ und damit eine Grenzfrequenz von maximal 5 MHz folgt. Eine Anforderung des DVD-Systems ist jedoch, daß die Signale am Ausgang der signalverarbeitenden Schaltungen mit möglichst kurzer Zeitverzögerung zur Verfügung stehen. Insbesondere dürfen die 13 bei der Kanalmodulation auftretenden Frequenzen zwischen ca. 1 und 5 MHz keine unterschiedliche Gruppenverzögerung erfahren. Deshalb wird eine höhere Grenzfrequenz von 25 MHz genannt. Wenn es gelingt, die Signallaufzeit in der gesamten signalverarbeitenden Schaltung genügend klein zu halten und konstante bzw. geringe Phasendrehung in den Operationsverstärkern bis 5 MHz zu gewährleisten, kann eine Grenzfrequenz von wesentlich weniger als 25 MHz ausreichen.

Der folgende Absatz begründet das vorteilhafte dynamische Verhalten von pin-Photodioden im Vergleich zu dem von pn-Photodioden:

Die üblicherweise in integrierten CMOS-Schaltungen zur Verfügung stehenden pn-Dioden (Source/Drain-Dioden und Wannendioden) besitzen feldfreie Gebiete, in denen der Transport der photogenerierten Ladungsträger langsam per Diffusion erfolgt. Dieser Transportmechanismus bestimmt letztlich das dynamische Verhalten der pn-Photodioden. Die in Publikationen vorgestellten PN-CMOS-OEICs zeichnen sich daher nur durch eine Grenzfrequenz von maximal ca. 10 MHz aus [8–10]. Ferner sind die geometrischen Tiefenabmessungen der Source/Drain- bzw. der Wannengebiete zu groß, um im blauen Spektralbereich einen hohen Quantenwirkungsgrad zu erzielen und damit ein großes Signal-Rauschverhältnis und eine niedrige Bitfehlerrate zu ermöglichen. Silizium-pin-Photodioden besitzen in der sogenannten intrinsischen Zone zwischen den hochdotierten P- und N-Gebieten eine niedrig dotierte Schicht, über die sich das elektrische Feld ausdehnen kann. pin-Dioden vermeiden folglich bei richtiger Dimensionierung langsame Diffusionsvorgänge der photogenerierten Ladungsträger und nutzen die schnelle Trennung der Ladungsträger im elektrischen Feld der intrinsischen Driftzone. pin-Photodioden erreichen bei Betriebsspannungen von 20 Volt Bandbreiten von über 1 GHz [2].

Auf dem Markt waren keine integrierten oder diskret aufgebauten Lasermodulatoren erhältlich, die die notwendigen Pulsfolgen erzeugen und die zwischen fein abgestuften Strömen umschaltbar sind. In [3] wurde ein Treiber in einer 0,8 μm CMOS-Technologie für Lumineszenzdioden vorgestellt, der aus fünf Invertern mit zunehmender Kanalweite und einem N-Kanal-MOSFET als Endstufentransistor besteht und eine Datenrate von 155 MBit/s erlaubt. Dieser Treiber schaltet zwischen Null und dem maximalen Strom ein und aus. Der LED-Treiber besitzt bei einem Stromhub von 60 mA und bei einer LED-Kapazität von 30 pF eine Anstiegs- und Abfallzeit von 3 ns. Da in der Regel die Kapazitäten von Halbleiterlasern deutlich kleiner sind als die von Lumineszenzdioden, können die Anforderungen für einen Lasermodulator mit einer 1,0 μm CMOS-Technologie erfüllt werden.

Für den Regelkreis zur Steuerung der Laserleistung werden schnelle Abtast-Halte-Glieder und Digital-Analog-Wandler benötigt. In der Literatur wurde ein Abtast-Halte-Schaltkreis in einer 0,8 μm Doppelmetall-Einfachpolysilizium-CMOS-Technologie vorgestellt, der mit einem N-Kanal-Transistor als Schalter eine 3dB-Samplingfrequenz von 80 MHz erreichte [11]. Ebenfalls in einer 0,8 μm CMOS-Technologie wurden ein 8-Bit-Digital-Analog-Wandler mit einer Sample-Rate von 320 MHz [12] und ein 10-Bit-Digital-Analog-Wandler mit einer Sample-Rate von 125 MHz [13] realisiert. In [13] wurde allerdings eine Doppelpolysilizium-Doppelmetall-Technologie eingesetzt. Die genannten Literaturstellen ließen den Schluß zu, daß sich die Geschwindigkeitsanforderungen an das Abtast-Halte-Glied und an die Digital-Analog-Wandler mit einer 1,0 μm CMOS-Technologie erfüllen lassen.

Kapitel 5

Zusammenarbeit mit anderen Stellen

Im Rahmen des Leitprojektes Optische Speicher erfolgte die Zusammenarbeit mit dem Systemführer Thomson Multimedia, der die Spezifikationen für die OEICs und das Laserregelkreis-IC erstellte. Ferner erfolgte eine Charakterisierung der hier entwickelten OEICs bei der Firma Thomson Multimedia. Projektbedingt war die Zusammenarbeit mit dem Fraunhofer-Institut für Festkörpertechnologie (IFT) sehr intensiv zur Technologieentwicklung und zur Optimierung der pin-Photodioden bezüglich kurzer Anstiegs- und Abfallzeiten. Der LHT führte Prozess- und Bauelementesimulationen durch, um die Dotierungskonzentration der epitaktischen Schicht zu bestimmen. Das IFT entwickelte die Prozessmodule Rückseitenkontakt, flache pn-Übergänge und Antireflexionsschichten zur Integration der pin-Photodioden. Die Schaltungen wurden an der Uni Kiel entworfen und die Layouts an das IFT zum Chip-Finishing, zur Masken- und zur Chipherstellung übergeben. Nach der Fertigung und der Prozeßkontrolle erhielt der LHT die Photodioden und OEICs zur elektrischen und optischen Charakterisierung auf Waferebene und zum Teil auch auf Chip-Carriern montiert.

Bedingt durch die Hinzunahme des BiCMOS-OEIC-Projektes erweiterte sich die enge Zusammenarbeit des LHTs auf die Firma XFAB/Thesys. Nach der Auflösung des IFTs wurden neben BiCMOS-OEICs auch CMOS-OEICs in Thesys Technologie durch den LHT entworfen und zur Herstellung an diese Firma übergeben. Ferner wurden die Entwürfe des Laserregelkreises in die Thesys Technologie übertragen.

Kapitel 6

Erzielte Ergebnisse

6.1 Photodetektoren

Das wichtigste Bauteil in einem Empfängerschaltkreis ist zweifellos der Photodetektor. Hier wird das optische Signal in ein elektrisches Signal umgewandelt. Ein idealer Photodetektor hat einen Wirkungsgrad von 100%, d. h. alle einfallenden Photonen tragen zum elektrischen Signal bei. Seine Bandbreite ist nicht begrenzt, so daß er allen empfangenen Signalen zeitlich folgen kann. Es herrscht Rauschfreiheit, außer dem im Signal schon vorhandenen Quantenrauschen. Leider ist die Geschwindigkeit bei realen Photodetektoren begrenzt, Rauschen ist präsent und der Wirkungsgrad liegt unter 100%. Photodetektoren werden deshalb gerade unter den genannten Gesichtspunkten entwickelt: Sie sollen gleichzeitig hohe Geschwindigkeit, guten Wirkungsgrad und geringes Rauschen aufweisen. Die gebräuchlichsten Photodetektoren sind pn- und pin-Photodioden. Häufig werden auch Avalanche-Photodioden, Phototransistoren und Schottky-Photodioden (Metall-Halbleiter-Photodioden) verwendet. Wenn man nun Photodetektoren möglichst ohne Prozeßmodifikationen in einen Standard-CMOS Prozeß integrieren will, stehen einem nur begrenzte Möglichkeiten zur Verfügung. Abschnitt 6.1.2 gibt einen Überblick über bisher in CMOS-Technologie integrierte Photodetektoren. In den meisten Fällen ist der integrierte Photodetektor eine pin- oder pn⁻n-Photodiode. Deswegen wird im folgenden Abschnitt das Prinzip der pin-Photodiode eingehend betrachtet.

6.1.1 Pin-Photodiodenprinzip

Die pin-Photodiode ist eine Variation der normalen pn-Photodiode. Zwischen dem p- und dem n-dotierten Halbleitermaterial befindet sich eine Schicht mit intrinsischem bzw. nur sehr gering dotierten Halbleitermaterial (Abb. 6.1). Die intrinsische (oder gering dotierte) Schicht enthält nur sehr wenige freie Ladungsträger, so daß eine vollständige Verarmung des Gebiets schon bei sehr kleinen Sperrspannungen erfolgt. Dadurch dehnt sich die Raumladungszone über die gesamte intrinsische Schicht aus und ist somit länger als bei




Abbildung 6.1: pin-Photodiode

einer pn-Photodiode. In 6.2(b) ist das Bänderdiagramm und in 6.2(c) die entsprechende Feldverteilung der pin-Photodiode dargestellt. Durch die längere Raumladungszone steigt auch die Wahrscheinlichkeit der Generation von Ladungsträgern durch Absorption von Photonen in diesem Gebiet und somit in der Regel auch der Wirkungsgrad der Photodiode. Diese Ladungsträger werden sofort vom vorliegenden elektrischen Feld erfaßt und bilden den Photostrom in der Schaltung. Wenn die angelegte Sperrspannung so groß ist, daß das gesamte intrinsische Gebiet an freien Ladungsträgern verarmt ist, ist das elektrische Feld in diesem Gebiet annähernd konstant. Das ist ein großer Vorteil im Vergleich zur pn-Photodiode, bei der das elektrische Feld am pn-Übergang sein Maximum hat, aber dann schnell abfällt und damit auch die Ladungsträgergeschwindigkeit. Die im intrinsischen Gebiet erzeugten Löcher und Elektronen bewegen sich nun mit hoher Geschwindigkeit zur Anode und Kathode der pin-PD. Die langsame Ladungsträgerdiffusion tritt nicht auf und die Transitzeit wird somit verkürzt, obwohl der im elektrischen Feld zurückgelegte Weg im Vergleich zur pn-PD länger geworden ist.

Damit nun möglichst alle einfallenden Photonen in der RLZ absorbiert werden, sollte die p-dotierte Schicht, die die Strahlung zuerst durchdringt, nur so dick sein, daß ein guter ohmscher Kontakt gewährleistet ist. Der Anteil der langsamen Diffusionsvorgänge von Ladungsträgern in der p-Schicht wird so reduziert. Durch die längere RLZ der pin-PD nimmt auch die Sperrschichtkapazität ab.

Bei einer guten pin-PD werden annähernd alle generierten Ladungsträger vom vorherrschenden elektrischen Feld erfaßt, so daß der langsame Vorgang der Diffusion die Geschwindigkeit der Photodiode nicht benachteiligt. Die Grenzfrequenz der pin-PD wird also in erster Linie von der Transitzeit der Ladungsträger und der RC -Zeitkonstante bestimmt. Eine Abschätzung der gesamten Grenzfrequenz ergibt sich durch [14]

$$f_{3dB, pin} = \frac{1}{\sqrt{\left(\frac{1}{f_{RC}}\right)^2 + \left(\frac{1}{f_t}\right)^2}} \quad (6.1)$$




Abbildung 6.2: pin-Photodiode: (a) Struktur, (b) Banddiagramm, (c) Elektrisches Feld

wobei $f_{RC} = 1/2\pi t_{RC}$ ist und f_t die Frequenz, bei der der Photostrom auf das $1/\sqrt{2}$ -fache aufgrund der Auswirkung der Transitzeit abgesunken ist. Geht man davon aus, daß in der RLZ die maximale Feldstärke vorliegt, ist die Transitzeit der Ladungsträger proportional der Länge der RLZ. Wenn die Länge der RLZ vergrößert wird, steigt die Transitzeit, die Kapazität nimmt ab und der Quantenwirkungsgrad steigt ebenfalls. Man sieht, daß Transitzeit, Kapazität und Wirkungsgrad voneinander abhängig sind. Deswegen ist eine Optimierung in Abhängigkeit der verwendeten Wellenlänge und der vorgesehenen Anwendung nötig, um eine pin-PD mit hohem Wirkungsgrad und einer großen Bandbreite zu erhalten.

Der genaue Zusammenhang zwischen der Transitzeit der Ladungsträger in einer pin-PD und der dazugehörigen Grenzfrequenz ist komplex. Viele Faktoren, u. a. die Dotierungskonzentrationen, der exakte Ort der Generation der Ladungsträger und die unterschiedlichen Geschwindigkeiten von Elektronen und Löchern, beeinflussen die wirkliche Grenzfrequenz der pin-PD. In Abbildung 6.3 ist ein einfaches Ersatzschaltbild einer pin-




Abbildung 6.3: Ersatzschaltbild einer pin-Photodiode

Photodiode zu sehen. Die Generation von Ladungsträgern wird durch die Stromquelle I_{pd} dargestellt. Der Widerstand R_j entspricht dem differentiellen Widerstand der Diode und ist bei einer guten Photodiode sehr groß ($> 1 \text{ M}\Omega$), so daß er vernachlässigt werden kann [14]. Die Sperrschichtkapazität ist

$$C_j = \frac{\epsilon_0 \epsilon_r A}{W}. \quad (6.2)$$

Der Serienwiderstand R_s stellt den Kontaktwiderstand der Diode dar und ist üblicherweise in der Größenordnung von einigen Ohm. Der Lastwiderstand R_L kann neben einem ohmschen Widerstand auch der Eingangswiderstand einer elektronischen Schaltung sein. Häufig wird der Spannungsabfall am Lastwiderstand gemessen, um den Photostrom der Diode zu überwachen. Falls die Photodiode diskret verwendet wird, müssen noch durch Zuleitungen verursachte Induktivitäten und Streukapazitäten berücksichtigt werden.

6.1.2 Photodetektoren in monolithischen Empfängerschaltkreisen

Wenn Photodetektoren allein hergestellt werden, findet sich eine große Anzahl an unterschiedlichen Anfertigungen und Implementierungen. Silizium-Photodetektoren mit sehr guten Eigenschaften sind möglich, wenn der Herstellungsprozeß entsprechend optimiert worden ist. Es gibt Si-Photodioden mit sehr hohen Grenzfrequenzen sowie auch Lawinenphotodioden mit sehr hohen Empfindlichkeiten. Soll jedoch eine monolithische Empfängerschaltung realisiert werden, ist eine Technologie notwendig, in der gleichzeitig mit dem Detektor ein entsprechender Verstärker hergestellt werden kann. Die bestehenden Möglichkeiten der Detektorherstellung sind dadurch stark eingeschränkt. In der Literatur wird über einige unterschiedliche Ansätze von Forschungsgruppen berichtet. Einige nehmen Prozeßmodifikationen in Kauf, andere arbeiten gezielt nur mit den unveränderten Standardprozessen. Ob sich die Einführung von Prozeßänderungen lohnt, muß letztendlich eine wirtschaftliche Abschätzung zeigen.

In [15–17] werden monolithische Photodetektor / Verstärkerschaltungen vorgestellt, die auf stark modifizierten oder zur Standardtechnologie inkompatiblen Technologieprozessen

beruhen. In [15] wird über die Integration von vertikalen pin-Photodioden und Dünnschichttransistoren (*Thin-Film Transistor* TFT) berichtet. Es wird ein sehr niedriger Leistungsverbrauch von nur $60 \mu\text{W}$ erzielt. Jedoch ist das Herstellungsverfahren inkompatibel zur CMOS Prozeßtechnologie. In [16], welches wohl der erste Bericht über einen integrierten Photoempfänger auf Siliziumbasis ist, wird über die Integration von pin-Photodioden in einen modifizierten Bipolarprozeß berichtet. Es sind allerdings vier zusätzliche Maskenschritte nötig. Der Detektor hat eine Photoempfindlichkeit von $R = 0,5 \text{ A/W}$ bei $\lambda = 850 \text{ nm}$ und Verwendung einer Antireflexschicht. Die beste erzielte Datenrate lag bei 500 Mbit/s und einer Empfindlichkeit von -17 dBm bei 250 MHz . Ein Vorteil bei diesem modifizierten Prozeß ist, daß der Detektor und die Bipolarbauelemente durch den gesperrten n-Wannen/p-Substratübergang unabhängig voneinander sind. Allerdings ist ein sehr hohes negatives Substratpotential von -10 bis -20 V für eine ordentliche Funktionsweise erforderlich.

In [17] wird eine geteilte Photodiode vorgestellt („built-in split photodiode“), die in einem speziellen Prozeß mit folgender Operationsverstärkerschaltung integriert ist. Dieser optische Sensor ist für Anwendungen in CD-ROM, DVD und DVD-ROM Laufwerken gedacht. Die Photodetektoren zeigen eine Photoempfindlichkeit von $0,48 \text{ A/W}$ bei $\lambda = 780 \text{ nm}$ unter Verwendung einer Antireflexschicht. Die Grenzfrequenz der Empfängerschaltung liegt bei 56 MHz , was z. B. für eine Anwendung in $32 \times \text{CD-ROM}$ Laufwerken¹ ausreicht.

SOI-Prozesse (*Silicon on Insulator*), bei denen die Schaltungen auf einer isolierenden Siliziumdioxidschicht liegen, bieten strukturbedingt gute Möglichkeiten schnelle Silizium-Photodetektoren herzustellen, da die im Substrat generierten Ladungsträger aufgrund des vergrabenen Oxides nicht zum Diodenstrom beitragen. Ohne besondere Maßnahmen wird allerdings die Photoempfindlichkeit, bedingt durch die dünne absorbierende Schicht, eher gering ausfallen. In [18] werden gute Ergebnisse bezüglich Geschwindigkeit (1 GHz) und Photoempfindlichkeit ($0,4 \text{ A/W}$) berichtet. Es wird ein CMOS / SIMOX („Separation by implanted oxygen“) Prozeß verwendet. Dadurch ergibt sich eine niedrige Kapazität der Photodiode. Die gute Photoempfindlichkeit bei geringer verarmter Schichtdicke wird dadurch erreicht, daß zum einen das einfallende Licht zwischen Silizium und Siliziumdioxidschichten reflektiert wird und zum anderen Verstärkung durch Lawineneffekte in Gebieten mit hohem elektrischen Feld vorliegt. Verglichen mit der BiCMOS- und der CMOS-Technologie befindet sich die SOI-Technologie noch im Entwicklungsstadium und hat bis jetzt ihre Berechtigung vorwiegend für bestimmte Spezialanwendungen (sehr niedriger Leistungsverbrauch, Einsatz bei hohen Temperaturen) gefunden. Dies wird sich wohl erst ändern, wenn konventionelle Siliziumtechnologien an eine wirtschaftliche oder technologische Grenze stoßen [19].

In [20, 21] wird über die Integration einer vertikalen pin-Photodiode ohne zusätzliche Prozeßmodifikationen in einen $0,5 \mu\text{m}$ BiCMOS Prozeß berichtet. Hier werden die vergrabene n⁺-Schicht und die p⁺-Source / Drain-Gebiete als Elektroden und die niedrigdotierte

¹Die Angabe der Geschwindigkeit von CD-Laufwerken bezieht sich auf die Datentransferrate der ersten CD-Laufwerke. Diese beträgt 150 KB/s und entspricht per Definition „einfacher Geschwindigkeit“

n-Wanne als Sammelgebiet der pin-Photodiode verwendet. Von Vorteil ist, daß das „intrinsische“ Gebiet aufgrund seiner geringen Dicke schon bei einer niedrigen Spannung vollkommen an freien Ladungsträgern verarmt ist. Dadurch erhält man eine schnelle Photodiode – in diesem Fall wird eine Grenzfrequenz von 700 MHz berichtet bei einer Detektorgröße von $75\ \mu\text{m} \times 75\ \mu\text{m}$. Die dünne intrinsische Schicht ist aber auch gleichzeitig ein Nachteil. Da die Eindringtiefe von Licht in Silizium bei der berichteten Wellenlänge von 850 nm über $10\ \mu\text{m}$ liegt, werden die meisten Ladungsträger in tiefer liegenden Schichten generiert. Dadurch hat dieser Photodetektor eine niedrige Photoempfindlichkeit von $0,07\ \text{A/W}$ bei einer angelegten Spannung von ca. 2,5 V. Der Verstärker ist ausschließlich aus CMOS-Transistoren aufgebaut.

Ein weiteres Beispiel einer Integration eines Photodetektors ohne Prozeßmodifikationen auf Siliziumbasis findet man in [22]. Der Detektor ist mit dem Basis/Kollektor-Übergang eines Standard $0,8\ \mu\text{m}$ Silizium-Bipolar-Prozesses realisiert worden. Die Empfängerschaltungen erreichen Übertragungsraten bis zu 5 Gbit/s bei einer kleinen Detektorgröße von nur $10\ \mu\text{m} \times 10\ \mu\text{m}$. Die Photoempfindlichkeit ist jedoch niedrig, bedingt durch relativ kurze verarmte Gebiete ($0,045\ \text{A/W}$).

Eine weitere Möglichkeit, Detektoren zu realisieren, ist die Verwendung von Phototransistoren, die bedingt durch ihre Verstärkung eine sehr gute Empfindlichkeit vorweisen. Die Geschwindigkeit ist jedoch begrenzt und ein Taktsignal ist notwendig. In [23–25] wird über verschiedene Ansätze berichtet. In [23] sind es die vergrößerten Draingebiete eines MOS-Transistors, die als Photodetektor dienen, in [24] wird ein vertikaler pnp-Bipolartransistor, der in einem p-Substrat CMOS-Prozeß vorhanden ist, als Photodetektor benutzt und in [25] werden zwei solche pnp-Bipolartransistoren in Darlington-Konfiguration verschaltet. Es werden moderate Geschwindigkeiten der monolithischen Empfängerschaltkreise im Bereich um 100 bis 180 MHz berichtet.

Höhere Geschwindigkeiten bis 1 Gbit/s wurden in folgenden Artikeln berichtet: In [26, 27] wird eine laterale pin-Photodiode in niedrig dotiertem n^- -Substrat als Detektor beschrieben. Dadurch dehnt sich die Raumladungszone tief ins Substrat hin aus, so daß auch hohe Photoempfindlichkeiten von $0,54\ \text{A/W}$ bei $\lambda = 850\ \text{nm}$ erreicht werden. Durch die sehr hohe Sperrspannung am Photodetektor ist ein hohes elektrisches Feld im gesamten verarmten Gebiet vorhanden. Somit können Übertragungsraten bis 1 Gbit/s mit dieser Empfängerschaltung in $0,6\ \mu\text{m}$ Technologie verarbeitet werden. Die Detektorgröße ist $50\ \mu\text{m} \times 50\ \mu\text{m}$ mit einer Kapazität von 66 fF bei -30 V. Der Verstärker besteht nur aus NMOS-Transistoren, die in einer p-Wanne plaziert sind. Die Empfindlichkeit des Empfängers bei 1 Gbit/s und $\lambda = 850\ \text{nm}$ ist -9,3 dBm.

In [28, 29] wird ebenso von einem lateralen Photodetektor berichtet. Es wird der p^+n -Wannenübergang genutzt. Auch hier ist eine hohe Detektorspannung von 10 V nötig, um die entsprechende Geschwindigkeit zu erreichen. In der verwendeten $0,35\ \mu\text{m}$ CMOS-Technologie erreichte der beschriebene Empfänger Geschwindigkeiten von 1 Gbit/s bei einer Detektorgröße von $16,54\ \mu\text{m} \times 16,54\ \mu\text{m}$. Die Empfindlichkeit des Empfängers bei 1 Gbit/s und $\lambda = 850\ \text{nm}$ ist -6,3 dBm; bei 622 Mbit/s liegt sie bei -8,6 dBm und bei

Zitat	Detektor	Prozeß	Vorteil	Nachteil
[15]	pin-PD	TFT	niedriger Leistungsverbrauch	nicht CMOS-kompatibel
[16]	pin-PD	Bipolar	gute Photoempfindlichkeit bei guter Geschwindigkeit	4 Extra-Masken nötig
[17]	split-PD	Spezial	gute Photoempfindlichkeit	Spezialprozeß
[18]	pin-PD	CMOS SIMOX	gute Photoempfindlichkeit	teurer SIMOX-Prozeß
[20, 21]	vertikale pin-PD	BiCMOS	ohne Modifikation, hohe Geschwindigkeit	niedrige Photoempfindlichkeit
[22]	Basis-Kollektor Übergang	Bipolar	ohne Modifikation, hohe Geschwindigkeit	niedrige Photoempfindlichkeit
[23–25]	vertikaler pnp-Transistor	CMOS	ohne Modifikation	moderate Geschwindigkeit
[26, 27] [30, 31]	laterale pin-PD	NMOS	hohe Geschwindigkeit, gute Photoempfindlichkeit	hohe Detektorspannung (30 V) nötig
[28, 29]	pn ⁻ n-PD	CMOS	niedriger Leistungsverbrauch	Detektorspannung 10 V, sehr kleiner Detektor

Tabelle 6.1: Überblick über monolithische Silizium-Empfängerschaltkreise

155 Mbit/s beträgt sie -14 dBm. Diese Werte sind bedingt durch die relativ geringe Photoempfindlichkeit des Detektors. Testdioden zeigten zwar eine Photoempfindlichkeit von 0,25 A/W bei $\lambda = 850$ nm, aber die meisten Ladungsträger, die durch die n-Wanne gesammelt werden, sind im Substrat generiert worden. Betrachtet man den p-Diffusions/n-Wannen-Übergang, so liegt hier die Photoempfindlichkeit nur zwischen 0,01 A/W und 0,04 A/W in Abhängigkeit der Sperrspannung.

In Tabelle 6.1 sind noch einmal alle erwähnten Artikel mit den dort genannten Vor- und Nachteilen der beschriebenen Photodetektoren aufgelistet.

6.1.3 Pn- und pin-Photodioden in einem CMOS-Prozeß

Will man Photodioden monolithisch in einen CMOS-Prozeß integrieren, stehen einem folgende pn-Übergänge zur Verfügung:

1. Source/Drain-Wannenübergang

2. Source/Drain-Substratübergang
3. Wannen-Substratübergang

In Abb. 6.4, in der ein n-Wannen Standard-CMOS Prozeß im Querschnitt dargestellt ist, sind die vorhandenen pn-Übergänge gekennzeichnet. In [29] wird berichtet, daß man mit




Abbildung 6.4: Vorhandene pn-Übergänge in einem n-Wannen CMOS-Prozeß

einem Wannen-Substratübergang (in diesem Fall n-Wanne und p-Substrat) leicht Detektoren mit hoher Photoempfindlichkeit für eine Wellenlänge von 850 nm herstellen kann. Allerdings ist, wie zu erwarten, die Geschwindigkeit des Detektors durch die Ladungsträgerdiffusion begrenzt. Empfängerverstärker bis 155 Mbit/s sind mit dieser Art Photodetektor möglich. Auch bei der Implementierung einer der beiden anderen Möglichkeiten wird die Geschwindigkeit des Detektors unter der langsamen Ladungsträgerdiffusion leiden, da feldfreie Gebiete in diesen Photodioden vorhanden sind.

Eine Möglichkeit den unerwünschten Ladungstransport durch Diffusion zu vermeiden, ist gegeben, wenn man niedrig dotiertes Substratmaterial zur Verfügung hat. Durch die niedrige Dotierung breitet sich das elektrische Feld der RLZ tief ins Substrat hinein aus, so daß die Ladungsträger schneller gesammelt werden, wenn der Detektor u. a. den Substratanschluß beinhaltet. Nun ist niedrig dotiertes Substratmaterial leider unüblich für die meisten CMOS Prozesse. CMOS-Bauelemente werden häufig auf epitaktischen Siliziumscheiben hergestellt. In [32] wird z. B. in einem 1,2 μm Prozeß eine 12 μm dicke epitaktische Schicht mit einer Dotierungskonzentration von $2 \times 10^{15} \text{ cm}^{-3}$ auf einem p-Substrat mit $2 \times 10^{18} \text{ cm}^{-3}$ verwendet. Durch das hochdotierte Substratmaterial verringert sich der Serienwiderstand einer Photodiode, deren Anodenkontakt der Rückseite der Siliziumscheibe entspricht. Um allerdings echte pin-Photodioden herzustellen, ist eine Reduzierung der Dotierungskonzentration in der epitaktischen Schicht nötig. Dies würde jedoch die *Latch-up* Gefahr in dem erwähnten n-Wannenprozeß erheblich erhöhen. In [33] wird deshalb ein Doppelwannenprozeß empfohlen, der für die Definition der n-Wanne und der p-Wanne zusammen zwei Masken vorsieht. In vielen Doppelwannenprozessen werden sowohl die

n-Wanne als auch die p-Wanne selbstjustierend über eine einzige Maske definiert. Im Gegensatz zu einem solchen Prozeß, wo sich automatisch die „NICHT“ n-Wannengebiete als p-Wanne ergeben oder umgekehrt, ist es in einem Doppelwannenprozeß mit zwei Masken zur Wannendefinition ohne zusätzliche Maske möglich, daß Gebiete ohne Wannendotierung verbleiben. Diese können nun genutzt werden, um eine vertikale Photodiode zu erzeugen. Eine niedrige Dotierungskonzentration in der epitaktischen Schicht ist so der Grundstein einer integrierten pin-Photodiode. In Abb. 6.5 ist der entsprechende Querschnitt ohne die oberen Passivierungsschichten bei Verwendung von n-Substrat zu sehen. Das hochdotierte n-Substrat bildet den Kathodenanschluß, der auf der Rückseite des Wa-




Abbildung 6.5: Querschnitt durch einen Doppelwannen-CMOS-Prozeß

fers liegt. Häufig ist bei CMOS-Prozessen ein Rückseitenkontakt vorgesehen, um dadurch die Latch-Up Gefahr zu verringern. Je nach Dotierungskonzentration der epitaktischen Schicht ergibt sich dann eine pn- oder pin-Photodiode. Das p^+ -Gebiet bildet die Anode der Photodiode und wird im gleichen Prozeßschritt wie die p^+ -Source/Draingebiete der p-Kanaltransistoren hergestellt. Da die Reduzierung der Dotierungskonzentration in der epitaktischen Schicht keine Prozeßmodifikation ist — es werden lediglich andere Siliziumscheiben als Ausgangsmaterial benötigt — wird die Prozeßkomplexität des Doppelwannenprozesses durch die Integration von pin-Photodioden nicht erhöht [33]. Nur bei Verwendung einer Antireflexschicht, wäre mindestens eine zusätzliche Maske nötig, die allerdings prozeßunabhängig gebraucht wird.

Ein weiterer Vorteil bei der Verwendung von epitaktischen Siliziumscheiben ist die Möglichkeit, die Dicke der epitaktischen Schicht an die verwendete Wellenlänge anzupassen. Da die Eindringtiefe der Strahlung von der Wellenlänge abhängt, sollte die Dicke der epitaktischen Schicht so gewählt werden, daß der Hauptteil der Strahlung in Feldgebieten absorbiert wird. Außerdem kann so auch der Wirkungsgrad der Photodiode positiv beeinflusst werden. Grundsätzlich ist man durch die Doppelwannentechnologie weitgehend unabhängig vom Substratmaterial. Es sind so integrierte pin-Photodioden ausgehend von epitaktischen n^-/n^+ -Siliziumscheiben oder p^-/p^+ -Siliziumscheiben möglich.




Abbildung 6.6: Prozeßablauf mit Möglichkeiten der Optimierung (grau hinterlegt)

In Abbildung 6.6 sind durchgeführte Modifikationen des verwendeten Doppelwannen-CMOS-Prozesses zur monolithischen Integration von pin-Photodioden dargestellt. Der Prozeßdurchlauf des Doppelwannen-CMOS-Prozesses für die OEIC Herstellung startet mit Siliziumscheiben, bei denen die Dotierungskonzentration der epitaktischen Schicht um eine bis zwei Größenordnungen unter der Standardkonzentration liegt. Danach erfolgt wie bisher die Implementation der beiden Wannen. Nach der Durchführung des *LOCOS*-Verfahrens, d. h. der lokalen Oxidation von Silizium (**LOC**al **O**xidation of **S**ilicon) folgt

die thermische Oxidation zur Erzeugung der Gateoxidschicht und durch eine Borimplantation die Einstellung der Einsatzspannung der n- und p-Kanaltransistoren. Diese Implantation beeinflusst auch den späteren p⁺/n-Epi, bzw. den n⁺/p-Epi Übergang der Photodiode. Bei einem p-Substrat Ausgangsmaterial würde sich somit die Dotierungskonzentration der niedrigdotierten epitaktischen Schicht erhöhen. Bei n-Substrat Ausgangsmaterial verändert sich durch die Borimplantation das Dotierungsprofil des Übergangs und damit auch die Lage des Übergangs selbst. Wenn die verwendete Strahlung eine mittlere Eindringtiefe in der Größenordnung der Dicke der p⁺-dotierten Schicht hat, wird diese Verschiebung des pn-Übergangs sich besonders negativ auf die Geschwindigkeit des Detektors auswirken. Falls diese Implantation in den Photodiodegebieten vermieden werden soll, ist eine zusätzliche *Block-Out* Maske nötig. Nach dieser Implantation können die Source/Draingebiete und damit gleichzeitig der Anodenkontakt (ausgehend von n-Silizium), bzw. der Kathodenkontakt (ausgehend von p-Silizium) der Photodiode hergestellt werden. Bevor das Zwischenoxid abgeschieden wird, besteht optional die Möglichkeit, eine Antireflexschicht aufzubringen. Dazu ist ebenfalls eine Maske notwendig. Häufig verwendet man ein Dielektrikum wie z. B. Siliziumnitrid (Si₃N₄). Die Reflexionen werden gemindert und der optische Wirkungsgrad erhöht. Die erforderliche Dicke ist von der einfallenden Wellenlänge abhängig. Jetzt kann das Zwischenoxid zur Isolation der polykristallinen Si-Elektroden und der ersten Metallisierungslage abgeschieden werden. Nach der Rückseitenmetallisierung erfolgt die Prozessierung der ersten Metallisierungslage und der Passivierungsschichten. Da vorerst auf eine zweite Metallisierungslage verzichtet wurde, können nun die Deckschichten über dem Photodetektor entfernt werden (siehe Abb. 6.8). Abschließend erfolgt die Freilegung des Rückseitenkontakts.

Doppelphotodioden in einem CMOS-Prozeß

Eine weitere Möglichkeit die vorhandenen pn-Übergänge in einem Standard-CMOS-Prozeß auszunutzen, besteht in der parallelen Verschaltung von zwei pn-Übergängen. Durch Parallelschaltung des Source/Drain-Wannenübergangs und des Wannen-Substratübergangs erhält man eine sogenannte Doppelphotodiode (DPD). In Abb. 6.7 ist zum besseren Verständnis der Prozeßquerschnitt dargestellt. Das n⁺-Gebiet bildet die Kathode der ersten pn-Diode, die p-Wanne ist die gemeinsame Anode der parallelgeschalteten Dioden und der Rückseitenkontakt fungiert als zweiter Kathodenanschluß. Da der Rückseitenanschluß immer auf dem höchsten Potential liegen muß, ist das zweite Kathodenpotential schon mit $V_{kath} = V_{DD}$ vorgegeben. Wenn die Schaltungen nur mit einer Versorgungsspannung auskommen sollen, ist auch der erste Kathodenanschluß auf V_{DD} zu legen. Anderenfalls ist hier noch die Möglichkeit den n⁺/p-Wannenübergang mit einer höheren Sperrspannung zu versehen. Der p-Wannenkontakt wird mit der Last der Photodiode verbunden. Der Vorteil dieser Doppelphotodiode ist, daß durch die zwei Raumladungszonen ein größerer Anteil der erzeugten Ladungsträger vom elektrischen Feld erfaßt und transportiert wird. Dadurch wird die Transitzeit verkürzt und die Bandbreite erhöht.




Abbildung 6.7: Prozeßquerschnitt einer Doppelphotodiode

Optimierung der Deckschichten zur Erhöhung des optischen Wirkungsgrades

In der Regel ist der Photodetektor in einer monolithischen Empfängerschaltung von mehreren relativ dicken dielektrischen Schichten überdeckt. Die normalen Prozeßschwankungen sind so stark, daß die Dicke der Schichten nur unzureichend kontrolliert werden kann. Als Folge schwankt die Empfindlichkeit des Detektors stark um den angestrebten Sollwert. In [34] ist der Einfluß der Isolations- und Passivierungsschichten auf den optischen Wir-




Abbildung 6.8: pin-PD mit opt. Deckschichten

kungsgrad untersucht worden. Der optische Wirkungsgrad η_{opt} das Verhältnis von in den Photodetektor transmittierten Photonen zur Gesamtzahl der einfallenden Photonen. Da die Dicke der Deckschichten in der Größenordnung der optischen Wellenlänge liegt, sind destruktive Interferenzen die den Wirkungsgrad verschlechtern, möglich. Die Simulationsergebnisse aus [34] zeigen, daß schon eine geringe Abweichung von $\pm 10\%$ in der Dicke der Passivierungsschicht eine Schwankung der Transmission zwischen 40% und 95% zur

Folge hat. Obwohl die Simulationsergebnisse sich auf den blauen (≈ 430 nm) und roten (≈ 635 nm) Spektralbereich hinsichtlich Anwendungsmöglichkeiten im Bereich optischer Speichermedien beziehen, so ist doch zumindest die Wellenlänge von 635 nm durch die Entwicklung von POFs auch für die optische Nachrichtenübertragung interessant. Ein reproduzierbarer hoher optischer Wirkungsgrad ist jedenfalls nur durch eine Optimierung der Deckschichten in Abhängigkeit der Wellenlänge möglich. Eine optimale Anpassung der Deckschichten ist nach [35] gegeben, wenn die Dicke der Antireflexschicht $\lambda/(4\bar{n})$ ist.

In der Regel besteht die Optimierung der Deckschichten aus zwei Maßnahmen: In der Entfernung der Passivierungsschichten und des Zwischenoxides bis hin zur Antireflexschicht (siehe Abb. 6.8) und in der optimalen Anpassung der Dicke der Antireflexschicht an die einfallende Wellenlänge der Strahlung. Den Brechungsindex der Antireflexschicht wählt man so, daß er dem geometrischen Mittel von Luft und dem verwendeten Halbleitermaterial entspricht. Dadurch werden die Strahlungsreflexionen an der Grenzfläche verringert und der Anteil der eingekoppelten Photonen steigt an.

Für den hier vorgestellten Doppelwannen-CMOS-Prozeß wurde eine Antireflexschicht bestehend aus einer dünnen Siliziumdioxidschicht (SiO_2) und einer dünnen Siliziumnitridschicht (Si_3N_4) entwickelt. Eine Schwankung von $\pm 10\%$ in der Dicke der Siliziumnitridschicht resultiert in nur geringfügigen Schwankungen der Transmission (unter 10%). Der berechnete Transmissionswert liegt durchgängig über 90% im Wellenlängenbereich 630 nm bis 850 nm [36].

6.1.4 Charakterisierung der pn- und pin-Photodetektoren

Es wurden verschiedene Teststrukturen zur Charakterisierung der Photodioden entworfen. Die Standardstruktur zum Test mit einer Einmoden-Glasfaser (Kerndurchmesser $9\ \mu\text{m}$) ist in Abb. 6.9(a) zu sehen. Die lichtempfindliche quadratische Fläche der PD ist ca. $2700\ \mu\text{m}^2$ groß. Die achteckige PD in Abb. 6.9(b) wurde in zwei unterschiedlichen Größen entworfen: Einmal mit einer Fläche von $4060\ \mu\text{m}^2$ zum Testen mit einer Multimode-Glasfaser (Kerndurchmesser $50\ \mu\text{m}$) und eine größere Version mit einer Fläche von $10000\ \mu\text{m}^2$, die für eine optische Einkopplung mittels POFs (Kerndurchmesser von 100 bis $125\ \mu\text{m}$) geeignet ist. Alle Teststrukturen der Photodetektoren wurden sowohl ohne, als auch mit Antireflexschicht angefertigt. Dabei wurde die Dicke der Antireflexschicht zwischen 20 nm und 60 nm variiert. Außerdem erfolgte eine Realisierung auf epitaktischen n- und p-Siliziumscheiben mit unterschiedlichen Dotierungskonzentrationen in der epitaktischen Schicht. Die Dotierungskonzentration reicht von der Standardkonzentration $C_e \approx 1 \times 10^{15}\ \text{cm}^{-3}$ bis hinab zu einer Konzentration von $C_e = 2 \times 10^{13}\ \text{cm}^{-3}$. In Tabelle 6.2 sind der Übersicht wegen nochmal alle gefertigten Teststrukturen mit pn/pin-Photodetektoren aufgeführt. Das in Abb. 6.9 gezeigte Layout entspricht der elektrischen Schaltung in Abb. 6.10 bei einer Realisierung auf n-Substrat Siliziumscheiben. Der durch die einfallenden Photonen erzeugte Photostrom fließt über den Widerstand R . Dadurch entsteht ein Spannungsabfall V_{out} am Widerstand der hochohmig und kapazitätsarm mit




Abbildung 6.9: Layout von PD-Teststrukturen

einer Picoprobe² gemessen wird. Der Widerstandswert R wurde so niedrig gewählt, daß die mit der Zeitkonstante RC_j verbundene Grenzfrequenz f_{RC} größer ist, als die der Transitzeit. Dadurch wird die Grenzfrequenz in erster Näherung von der Transitzeit der Ladungsträger bestimmt: $f_{3dB, pin} \approx f_t$. So kann z. B. untersucht werden, ob Ladungsträgerdiffusion zum Photostrom beiträgt, oder ob dieser Anteil durch geeignetes Diodendesign eliminiert werden konnte. Dies ist am einfachsten festzustellen, indem man ein optisches Rechtecksignal in die Photodiode einspeist und sich die durch den Photostrom erzeugte Spannung am Widerstand R auf einem Oszilloskop anzeigen läßt. Zur Charakterisierung der Photodioden wurden folgende Messungen durchgeführt:

- Dunkelstrom in Abhängigkeit der Temperatur und der Dotierkonzentration
- Wirkungsgrad

²Eine Picoprobe ist ein Sondenarm, mit dem direkt auf der Siliziumscheibe (on-wafer) Spannungen gemessen werden. Durch den hohen Eingangswiderstand von $1\text{ M}\Omega$ und die niedrige Eingangskapazität von $0,1\text{ pF}$ bei einer Bandbreite von 3 GHz wird die Schaltung nicht belastet.

C_e [cm ⁻³]	quadrat. 2700 μm^2		achteckig 4060 μm^2		achteckig 10000 μm^2		
	ARC	mit	ohne	mit	ohne	mit	ohne
$\approx 1 \times 10^{15}$		•	•	•	–	•	–
1×10^{14}		•	•	•	–	•	–
5×10^{13}		•	•	•	–	•	–
2×10^{13}		•	•	•	–	•	–

(a) n-Substrat

C_e [cm ⁻³]	quadrat. 2700 μm^2		
	ARC	mit	ohne
$\approx 1 \times 10^{15}$		–	•
1×10^{14}		–	•
5×10^{13}		–	•
2×10^{13}		–	–

(b) p-Substrat

Tabelle 6.2: Realisierte pn/pin-Photodioden im Doppelwannen-CMOS-Prozeß





Abbildung 6.10: Testschaltung zur Charakterisierung der Photodioden


- Frequenzgang
- Anstiegs- und Abfallzeiten in Abhängigkeit der Sperrspannung und der Dotierkonzentration

Messung des Dunkelstroms in Abhängigkeit der Temperatur und der Dotierkonzentration


Der Dunkelstrom der integrierten Photodioden wurde über folgende Strom-Spannungskennlinien gemessen: Für alle in Tabelle 6.2 aufgezählten Dotierstoffkonzentrationen wurden bei den Temperaturwerten von 30°, 45°, 60°, 75°, 100°, 125° Celsius jeweils fünf Meßkurven pro Siliziumscheibe aufgenommen. In Abb. 6.11 und 6.12 sind die Mittelwerte der Meßkurven als Funktion der Sperrspannung mit den Dotierstoffkonzentrationen als Parameter dargestellt. Untersucht man die Temperaturabhängigkeit des Dunkelstroms, so stellt man fest, daß der Beitrag des Diffusionsstroms stärker mit zunehmender Temperatur wächst, als der Generationsstrom. Während bei Raumtemperatur der Generationsstrom dominiert, so ist bei höheren Temperaturen ($>100^\circ\text{C}$) der Anteil des Diffusionsstroms nicht mehr zu vernachlässigen. Die Reduzierung der Dotierstoffkonzentration in der epitaktischen Schicht läßt den Diffusionsstrom ebenfalls stärker anwachsen, als dies bei dem Generationsstrom der Fall ist. Aus den Meßkurven ist zu erkennen, daß bei 30° und 45° C der Einfluß der Dotierstoffkonzentration auf den Sperrstrom nicht eindeutig festzustellen ist. Erst bei den höheren Temperaturen von 100° und 125° C zeigt die Siliziumscheibe mit der niedrigsten Dotierstoffkonzentration den größten Dunkelstrom. Durch die stärkere Abhängigkeit des Diffusionsstroms von der Dotierkonzentration und dessen größeren Anteil am Dunkelstrom bei hohen Temperaturen wird der Einfluß der Dotierkonzentration auf den gesamten Dunkelstrom erst bei hohen Temperaturen deutlich erkennbar. Bis zu einer Temperatur von 75° C liegen die Dunkelströme bei allen vorhandenen Dotierkonzentrationen klar unter 100 pA, bei 30° C sogar unter 10 pA. Verglichen mit anderen Veröffentlichungen (z. B. [27]: 300 pA @ 30 V oder [29]: 1 nA @ 9 V oder [20]: 10 nA @ 2,5 V) ist das ein gutes Ergebnis und somit eine gute Voraussetzung, um empfindliche Empfängerschaltkreise zu realisieren.




(a) Temperatur 30° C




(b) Temperatur 45° C




(c) Temperatur 60° C



(d) Temperatur 75° C




(e) Temperatur 100° C




(f) Temperatur 125° C


Abbildung 6.11: Dunkelstrom in Abhängigkeit der Temperatur, der Diodenspannung und der Dotierkonzentration auf n-Substrat Siliziumscheiben




(a) Temperatur 30° C




(b) Temperatur 45° C




(c) Temperatur 60° C



(d) Temperatur 75° C



(e) Temperatur 100° C



(f) Temperatur 125° C

Abbildung 6.12: Dunkelstrom in Abhängigkeit der Temperatur, der Diodenspannung und der Dotierungskonzentration auf p-Substrat Siliziumscheiben

Wirkungsgradmessung an pin-Photodioden

Der Wirkungsgrad η bzw. die Photoempfindlichkeit R wurden bei den Wellenlängen 638 nm und 850 nm an Photodioden ohne sowie mit optimierten Deckschichten gemessen. Die Messung erfolgte bei einer Sperrspannung von 3 V über der pin-Photodiode. Es muß angemerkt werden, daß die Optimierung der Deckschichten speziell für den Wellenlängenbereich ≈ 635 nm erfolgte. Die gemessenen Werte für die Wellenlänge 850 nm können also durch eine speziell für diese Wellenlänge abgestimmte Antireflexschicht noch gesteigert werden. Zur Wirkungsgradmessung wurden die in Abb. 6.9 gezeigten Teststrukturen verwendet. Das Laserlicht wurde über eine Einmoden-Glasfaser direkt in die Photodiode eingekoppelt. Die Messung des erzeugten Photostroms erfolgte über ein im Stromkreis plaziertes Multimeter. Die optische Leistung des Laserlichts am Glasfaserende wurde mit einer geeichten Referenzdiode bestimmt. Die Ergebnisse sind in Tabelle 6.3 dargestellt.

ohne optimierte Deckschichten				
λ	η/R	Minimalwert	Mittelwert	Maximalwert
638 nm	η [%]	41,1	46,6	58,4
	R [A/W]	0,21	0,24	0,30
850 nm	η [%]	38,6	44,0	48,1
	R [A/W]	0,26	0,30	0,33

(a)

mit optimierten Deckschichten				
λ	η/R	Minimalwert	Mittelwert	Maximalwert
638 nm	η [%]	81,8	92,2	94,8
	R [A/W]	0,42	0,47	0,48
850 nm	η [%]	67,9	71,8	74,6
	R [A/W]	0,47	0,49	0,51

(b)

Tabelle 6.3: Meßergebnisse der Wirkungsgradmessung an pin-Photodioden

Frequenzgangmessung an pin-Photodioden

Eine Charakterisierung des Frequenzgangs der Photodioden war nur bedingt möglich. Der zur Verfügung stehende Netzwerkanalysator kann nur bis zu einer Frequenz von 500 MHz

eingesetzt werden. Da die Grenzfrequenz der Photodioden bei den Siliziumscheiben mit niedriger Dotierung in der epitaktischen Schicht aber über 500 MHz liegt, ist jedoch eine Abschätzung der Grenzfrequenz über die gemessenen Anstiegs- und Abfallzeiten der Photodiode möglich. Ausgehend davon, daß die Frequenzantwort der Photodiode sich wie ein Tiefpaß verhält, kann man nach [37] folgende Näherung für die Grenzfrequenz angeben:

$$f_{3dB} = \frac{2,2}{\pi(t_r + t_f)} \quad (6.3)$$

In Tabelle 6.4 sind die gemessenen Grenzfrequenzen zusammengefaßt.

C_e [cm ⁻³]	Sperrspannung [V]					
	0	1	2	3	4	5
1e15	24,2	39,5	50,9	67,8	88,6	95,3
1e14	46,8	107,5	> 500	> 500	> 500	> 500
5e13	47,4	220,0	> 500	> 500	> 500	> 500
2e13	48,4	223,0	> 500	> 500	> 500	> 500

Tabelle 6.4: Grenzfrequenz [MHz] der pn/pin-Photodioden in Abhängigkeit der Sperrspannung und der Dotierungskonzentration auf n-Substrat Siliziumscheiben

Messung der Anstiegs- und Abfallzeiten an pn/pin-Photodioden in Abhängigkeit der Sperrspannung und der Dotierungskonzentration in der Epi-Schicht

Die Messungen der Anstiegs- und Abfallzeiten der pin-Photodioden wurden bei einer Wellenlänge von 638 nm durchgeführt. In Abbildung 6.13 sind die gemessenen Anstiegs- und Abfallzeiten als Funktion der Sperrspannung mit der Dotierungskonzentration als Parameter aufgetragen. Die realen Anstiegs- und Abfallzeiten liegen noch unter den gemessenen Werten, da bei der Messung auch die Anstiegs- und Abfallzeiten des Lasers, des Oszilloskops und der Picoprobe mit eingehen. Wenn diese Zeiten bekannt sind, kann eine Auswertung über folgende Gleichung geschehen [38]:

$$t_{r/f}^{me\beta} = \sqrt{\left(t_{r/f}^{pin}\right)^2 + \left(t_{r/f}^{pp}\right)^2 + \left(t_{r/f}^{Laser}\right)^2 + \left(t_{r/f}^{osc}\right)^2}. \quad (6.4)$$

Die wirklichen Anstiegs- und Abfallzeiten der pin-Photodiode sind somit

$$t_{r/f}^{pin} = \sqrt{\left(t_{r/f}^{me\beta}\right)^2 - \left(t_{r/f}^{pp}\right)^2 - \left(t_{r/f}^{Laser}\right)^2 - \left(t_{r/f}^{osc}\right)^2}.$$

Hierbei sind $t_{r/f}^{me\beta}$ die gemessenen Anstiegs- und Abfallzeiten, $t_{r/f}^{pp}$ die Anstiegs-, Abfallzeit der Picoprobe, $t_{r/f}^{Laser}$ die Anstiegs-, Abfallzeit des Lasers und $t_{r/f}^{osc}$ die Anstiegs-, Abfallzeit des verwendeten Oszilloskops. Mit der Gleichung 6.3 kann man die Grenzfrequenz der pin-Photodioden in Abhängigkeit von der Sperrspannung abschätzen. Bei $\lambda = 638$ nm,

$|V_{pd}| = 3$ V und einer Dotierung von $C_e = 2 \times 10^{13} \text{ cm}^{-3}$ ergibt sich mit den Meßwerten aus Tab. 6.6 und Werten von $t_r^{Laser} = 0,30$ ns, $t_f^{Laser} = 0,51$ ns, $t_{r/f}^{pp} = 0,10$ ns, $t_{r/f}^{osc} \approx 0,02$ ns eine reale Anstiegs- und Abfallzeit von 0,24 ns und 0,41 ns. Über Gleichung 6.3 kann man so eine Grenzfrequenz von $\approx 1,2$ GHz ableiten. In [38] wurde eine maximale Grenzfrequenz von 1,7 GHz für die integrierte pin-PD bestimmt.

C_e [cm ⁻³]	t_r/t_f [ns]	Sperrspannung [V]					
		0	1	2	3	5	10
1e15	t_r	16,69	12,66	9,23	4,69	2,44	1,62
	t_f	13,57	11,13	8,06	3,82	2,56	1,71
1e14	t_r	7,01	2,37	1,08	0,71	0,64	0,53
	t_f	6,52	2,09	1,17	0,95	0,72	0,71
5e13	t_r	5,58	1,42	0,87	0,69	0,51	0,46
	t_f	5,26	1,50	0,91	0,72	0,68	0,63
2e13	t_r	5,20	1,27	0,67	0,40	0,39	0,35
	t_f	5,01	1,64	0,91	0,66	0,59	0,55

(a) $\lambda = 638$ nm

Tabelle 6.5: Anstiegs- und Abfallzeiten der pn/pin-Photodioden in Abhängigkeit der Sperrspannung und der Dotierungskonzentration in der Epi-Schicht auf n-Substrat Siliziumscheiben

Aus der Abbildung 6.13 und der Tabelle 6.6 ist zu erkennen, daß die pin-Photodioden schon bei geringen Sperrspannungen von > 2 V hohe Grenzfrequenzen, bzw. kleine Anstiegs- und Abfallzeiten aufweisen, wenn die Dotierungskonzentration in der epitaktischen Schicht niedrig ist. Bei einer Wellenlänge von 638 nm werden gute Ergebnisse selbst bei einer Dotierungskonzentration von $C_e = 1 \times 10^{14} \text{ cm}^{-3}$ erzielt. Da eine relativ geringe Sperrspannung ausreicht, um schnelle pin-Photodioden zu erhalten, kann man beim Entwurf der monolithischen Empfängerschaltung auf eine gesonderte Spannungsversorgung für die Photodiode verzichten.



(a) $\lambda = 638 \text{ nm}$, $C_e \approx 1 \times 10^{15} \text{ cm}^{-3}$ (b) $\lambda = 638 \text{ nm}$, $C_e = 2 \times 10^{13} \text{ cm}^{-3}$

Abbildung 6.14: Sprungantwort der pn/pin-Photodetektoren ($V_{pd} = 3 \text{ V}$) auf Standard- und Low-Epi-Scheibe



(a) Anstiegszeit bei $\lambda = 638 \text{ nm}$ (b) Abfallzeit bei $\lambda = 638 \text{ nm}$

Abbildung 6.13: Anstiegs- und Abfallzeiten der pn/pin-Photodioden in Abhängigkeit der Sperrspannung und der Dotierungskonzentration in der Epi-Schicht auf n-Substrat Siliziumscheiben

Transientes Verhalten der nip-Photodioden auf p-Substrat

Zusätzlich zu vier verschiedenen n-Typ Epi-Substraten wurden drei p-Typ Substrate mit unterschiedlicher Dotierungskonzentration in der epitaktischen Schicht verwendet, auf denen pin- oder besser gesagt eigentlich nip-Photodioden hergestellt wurden. Die Tabelle 6.6(a) stellt die Messergebnisse zum transienten Verhalten dieser Photodioden zusammen. Die Sprungantwort der integrierten Photodioden mit den Dotierungen von $C_e = 1 \times 10^{15} \text{ cm}^{-3}$ und $C_e = 5 \times 10^{13} \text{ cm}^{-3}$ in der intrinsischen Zone ist in Abb. 6.15(a) bzw. (b) dargestellt. Die Geschwindigkeit der nip-Photodioden ist bereits bei der Standarddotierung von $C_e = 1 \times 10^{15} \text{ cm}^{-3}$ in der epitaktischen Schicht sehr hoch und wird bei

C_e [cm ⁻³]	$t_{r/f}$ [ns]	V_{pd} [ns]
1×10^{15}	t_r	0,83
	t_f	0,92
1×10^{14}	t_r	0,70
	t_f	0,71
5×10^{13}	t_r	0,66
	t_f	0,71

(a) $\lambda = 638 \text{ nm}$

Tabelle 6.6: Gemessene Anstiegs- und Abfallzeiten der np/nip-Photodioden bei einer Sperrspannung von 3 V in Abhängigkeit der Dotierstoffkonzentration in der Epi-Schicht auf p-Substrat Siliziumscheiben

einer Reduzierung dieser Dotierungskonzentration nur geringfügig verbessert.



(a) $\lambda = 638 \text{ nm}$, $C_e = 1 \times 10^{15} \text{ cm}^{-3}$ (b) $\lambda = 638 \text{ nm}$, $C_e = 5 \times 10^{13} \text{ cm}^{-3}$

Abbildung 6.15: Sprungantwort der np/nip-Photodetektoren ($V_{pd} = 3 \text{ V}$) auf Standard- und Low-Epi- p-Typ-Siliziumscheiben

6.2 Doppel- und Finger-Photodioden

Im Laufe der Projektzeit standen drei verschiedene CMOS-Prozesse zur Verfügung, wobei keiner der drei Prozesse über die gesamte Laufzeit des Projektes genutzt werden konnte. In diesem Kapitel werden daher Photodetektoren für die drei Prozesse vorgestellt. Bei der Darstellung der Technologiequerschnitte der Photodioden wurde aus Gründen der besseren Übersicht bewußt auf die Passivierungsschichten verzichtet.


6.2.1 Photodioden im C4PH-Prozeß

Der C4PH-Prozeß ist ein $1\ \mu\text{m}$ -Zweiwanen-CMOS-Prozeß. Es standen zu Projektbeginn nur eine Metallage und nur eine Polysiliziumlage zur Verfügung. Eine hochohmige Polysiliziumschicht war nicht verfügbar. Für diesen Prozeß wurden epitaktische Wafer verwendet, und zwar sowohl auf p- als auch auf n-Substrat. Die Dotierung der epitaktischen Schicht wurde variiert, um den Einfluß auf das Verhalten der Photodioden zu untersuchen. Die Rückseiten der Wafer wurden ganzflächig metallisiert (optional), so daß die Substrat-Elektrode der Photodiode mit geringeren Bahnwiderständen kontaktiert werden konnte. Eine optimierte Deckschicht (Antireflexschicht) wurde prozessiert, um das Einkoppeln der Strahlung zu erleichtern und damit die Quantenausbeute zu erhöhen. Für die Integration der pin-Photodioden in diesem Prozeß wurde eine zusätzliche Maske implementiert, und zwar um die Schwellspannungsimplantation im Photodiodengebiet auszublenden.


In diesem Prozeß wurden sogenannte Doppelphotodioden und pin-Photodioden, darunter fallen auch die Finger-Photodioden für den blauen Spektralbereich, integriert. Im folgenden wird auf den Aufbau und auf die Ergebnisse der einzelnen Photodetektoren eingegangen.

Doppelphotodioden im C4PH-Prozeß


Im C4PH-Prozeß wurden drei verschiedene Doppelphotodioden (DPD) integriert. Eine Finger-Doppelphotodiode auf n- und auf p-Substrat und zwei ganzflächige Doppelphotodioden auf n-Substrat. Bei diesen wurde in der ersten Variante das n^+ -Diffusionsgebiet ganzflächig ausgeführt, in der zweiten Variante wurde in der Mitte der photoaktiven Fläche ein zusätzlicher Metallsteg aufgebracht, um den Serienwiderstand zu minimieren.



(a) Querschnitt



(b) Layout



(c) Chipphoto

Abbildung 6.16: Querschnitt, Layout und Chipphoto der Finger-Doppelphotodiode im C4PH-Prozeß auf n-Substrat

a) Finger-Doppelphotodiode im C4PH-Prozeß Der Querschnitt, das Layout und das Chipphoto der Finger-Doppelphotodiode sind in Abbildung 6.16 für n-Substrat dargestellt. Es gibt zwei pn-Übergänge: einen zwischen den n^+ -Diffusionsgebieten und der p-Wanne und einen zwischen der p-Wanne und dem n-Substrat. Die photoaktive Fläche beträgt $52,5 \cdot 52,5 \mu\text{m}^2$, wobei die Metallgebiete der Diffusionsfinger ($762 \mu\text{m}^2$) abgezogen werden müssen, da Metall lichtundurchlässig ist. Das p-Wannengebiet umfaßt eine Fläche von $73,9 \cdot 73,9 \mu\text{m}^2$. Für p-Substrat ist der Aufbau identisch, es sind lediglich die p- und n-Gebiete zu vertauschen.

b) Ganzflächige Doppelphotodioden im C4PH-Prozeß Der Aufbau der ganzflächigen Doppelphotodiode ohne Metallsteg ist in Abbildung 6.18(a), das Layout ist in Abbildung 6.18(c) und das Chipphoto ist in Abbildung 6.18(e) für n-Substrat dargestellt. Es gibt zwei pn-Übergänge: einen zwischen dem n^+ -Diffusionsgebiet und der p-Wanne und einen zwischen der p-Wanne und dem n-Substrat. Die photoaktive Fläche beträgt $49,1 \cdot 49,1 \mu\text{m}^2$. Das p-Wannengebiet umfaßt eine Fläche von $73,9 \cdot 73,9 \mu\text{m}^2$.






Abbildung 6.17: Doppelphotodioden-Testschaltung auf n-Substrat


Der Aufbau der ganzflächigen Doppelphotodiode mit Metallsteg ist in Abbildung 6.18(b), das Layout ist in Abbildung 6.18(d) und das Chipphoto ist in Abbildung 6.18(f) für n-Substrat dargestellt. Der Aufbau ist bis auf den Metallsteg identisch mit dem der Doppelphotodiode aus Abbildung 6.18(a). Die photoaktive Fläche beträgt $49,1 \cdot 49,1 \mu\text{m}^2$ abzüglich der Fläche des Metallstegs ($2,8 \cdot 49,1 \mu\text{m}^2$). Das p-Wannengebiet umfaßt auch bei dieser Diode eine Fläche von $73,9 \cdot 73,9 \mu\text{m}^2$. Die Substratanschlüsse der Doppelphotodioden werden in den Abbildungen nicht dargestellt.




(a)




(b)




(c)



(d)



(e)



(f)

Abbildung 6.18: Querschnitte, Layouts und Chipphotos der ganzflächigen Doppelphotodioden im C4PH-Prozeß auf n-Substrat: a), c), e) ohne Metallsteg; b), d), f) mit Metallsteg

Meßergebnisse der Doppelphotodioden

In Abbildung 6.17(a) ist die Doppelphotodioden-Testschaltung für n-Substrat dargestellt. Die n-Substrat- und die n⁺-Diffusionskathoden werden kurzgeschlossen und deren Potential V_{PD} kann variiert werden. Die gemeinsame Anode (p-Wanne) ist am Lastwiderstand R_L ($500\ \Omega$) angeschlossen, dessen zweiter Anschluß mit Masse verbunden ist.

Abbildung 6.19(a) zeigt die Doppelphotodioden-Testschaltung für p-Substrat. Die p-Substrat- und die p⁺-Diffusionsanoden werden kurzgeschlossen und mit Masse verbunden. Die gemeinsame Kathode (n-Wanne) ist am Lastwiderstand R_L ($500\ \Omega$) angeschlossen. Das Potential V_{PD} am zweiten Anschluß des Lastwiderstandes kann variiert werden.

Der Photostrom der Doppelphotodiode wird als Spannungsfall U_{out} am Lastwiderstand abgegriffen.




Abbildung 6.19: Doppelphotodioden-Testschaltung auf p-Substrat

In der Tabelle 6.7 sind die Meßergebnisse der Finger-Doppelphotodioden und in der Tabelle 6.8 die Meßergebnisse der ganzflächigen Doppelphotodioden für die interessierende Wellenlänge $638,3\ \text{nm}$ bei $V_{PD} = 3\ \text{V}$ zusammengefaßt, wobei die Dotierstoffkonzentration in der Epitaxieschicht variiert wird. In den Abbildungen 6.20 und 6.21 sind jeweils zwei charakteristische Sprungantworten der Finger-Doppelphotodioden (auf n- und p-Substrat) und der ganzflächigen Doppelphotodioden (nur auf n-Substrat) dargestellt. Die Sprungantwort auf p-Substrat ist invertiert dargestellt.

Epi	n-Substrat					p-Substrat				
	C_e [cm ⁻³]	t_r [ns]	t_f [ns]	f_{3dB} [MHz]	η [%]	R_S [A/W]	t_r [ns]	t_f [ns]	f_{3dB} [MHz]	η [%]
$1 \cdot 10^{15}$	1,43	1,72	162	62,6	0,272	2,06	2,41	152	58,9	0,258
$1 \cdot 10^{14}$	1,32	1,62	162	57,5	0,224	1,43	2,38	150	57,8	0,286
$5 \cdot 10^{13}$	1,43	1,72	162	63,1	0,273	1,87	2,72	153	56,8	0,301
$2 \cdot 10^{13}$	1,53	1,77	162	58,9	0,249	—	—	—	—	—

Tabelle 6.7: Meßergebnisse der Finger-Doppelphotodioden im C4PH-Prozeß auf n- und p-Substrat (ohne ARC, $\lambda = 638,3$ nm, $R_L = 500 \Omega$ und $V_{PD} = 3$ V)

Epi	ohne Metallsteg					mit Metallsteg				
	C_e [cm ⁻³]	t_r [ns]	t_f [ns]	f_{3dB} [MHz]	η [%]	R_S [A/W]	t_r [ns]	t_f [ns]	f_{3dB} [MHz]	η [%]
$1 \cdot 10^{15}$	1,78	1,88	160	73,3	0,377	1,71	1,95	160	72,9	0,375
$1 \cdot 10^{14}$	1,88	1,91	161	81,7	0,421	1,71	1,88	161	83,5	0,430
$5 \cdot 10^{13}$	1,82	1,91	161	82,1	0,423	1,81	2,06	161	85,8	0,440
$2 \cdot 10^{13}$	1,78	1,88	161	77,4	0,398	1,74	1,96	162	80,5	0,414

Tabelle 6.8: Meßergebnisse der ganzflächigen Doppelphotodioden im C4PH-Prozeß auf n-Substrat (ohne ARC, $\lambda = 638,3$ nm, $R_L = 500 \Omega$ und $V_{PD} = 3$ V)




Abbildung 6.20: Sprungantworten der Finger-Doppelphotodioden im C4PH-Prozeß auf n- und p-Substrat ($C_e = 5 \cdot 10^{13}$ cm⁻³, $\lambda = 638,3$ nm, $R_L = 500 \Omega$ und $V_{PD} = 3$ V)




Abbildung 6.21: Sprungantworten der ganzflächigen Doppelphotodioden im C4PH-Prozeß auf n-Substrat ($C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)

Die Meßergebnisse zeigen, daß weder das dynamische Verhalten noch der Quantenwirkungsgrad (und damit auch die Photoempfindlichkeit) der Doppelphotodioden von der Dotierung in der Epitaxieschicht abhängen. Dies läßt sich auf die Eindringtiefe des roten Lichts in Silizium zurückführen. Die Wannentiefe in CMOS-Prozessen beträgt üblicherweise $3\text{-}4 \mu\text{m}$. Die Eindringtiefe von rotem Licht der Wellenlänge $\lambda = 638,3 \text{ nm}$ in Silizium liegt dagegen bei $2,8 \mu\text{m}$. Dies bedeutet, daß der Großteil der Photonen die Raumladungszone des Wannensubstrat-Übergangs nicht erreicht.




Abbildung 6.22: Grenzfrequenzen der Finger-Doppelphotodioden im C4PH-Prozeß in Abhängigkeit von der Sperrspannung ($C_e = 5 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)

Dieser Übergang ist für größere Wellenlängen wie 780 nm oder 850 nm wichtig. Für rotes




Abbildung 6.23: Anstiegs- und Abfallzeiten der ganzflächigen Doppelphotodioden im C4PH-Prozeß auf n-Substrat in Abhängigkeit von der Sperrspannung ($C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$ und $R_L = 500 \Omega$)

Licht ist der Diffusionsgebiet-Wannen-Übergang und das elektrische Feld, das zwischen den beiden Raumladungszonen wirkt, bestimmend. Hier wirkt sich auch die Änderung der Sperrspannung auf das dynamische Verhalten aus. Mit zunehmender Spannung werden auch die Grenzfrequenzen größer (Abbildung 6.22) bzw. die Anstiegs- und Abfallzeiten kleiner (Abbildung 6.23). Dies ist nicht auf die zunehmende Raumladungszone zurückzuführen, sondern auf die größere elektrische Feldstärke und die damit verbundene höhere Driftgeschwindigkeit der Ladungsträger.

Ein Vergleich zwischen den Finger-Doppelphotodioden auf n- und auf p-Substrat zeigt, daß die Photodioden auf n-Substrat schneller sind (siehe Tabelle 6.7). Dies ist auf den Teil der Photonen zurückzuführen, der den Wannen-Substrat-Übergang erreicht. Für die Doppelphotodiode auf n-Substrat wird eine p-Wanne benötigt, auf p-Substrat dagegen eine n-Wanne. Üblicherweise ist in CMOS-Prozessen prozeßbedingt die Eindringtiefe der p-Wannen größer als die der n-Wannen. Auf p-Substrat werden also im Vergleich zum n-Substrat mehr Ladungsträgerpaare in der Epitaxieschicht generiert. Während die Elektronen durch die n-Wanne abgesaugt werden, müssen die Löcher zum Substratanschluß oder zum Rückseitenkontakt driften. Auf n-Substrat werden aber die Löcher von der p-Wanne abgesaugt und die Elektronen müssen zum Substratanschluß oder zum Rückseitenanschluß driften. Da die Löcher im Beweglichkeitsbereich eine kleinere Driftgeschwindigkeit haben als die Elektronen, sind die Finger-Doppelphotodioden auf n-Substrat, wo also die Elektronen die größere Wegstrecke zurücklegen müssen, schneller.

Die Doppelphotodioden wurden ohne optimierte Deckschichten integriert. Mit den ganzflächigen Doppelphotodioden lassen sich Quantenwirkungsgrade bis zu 85 % erzielen, mit den Finger-Doppelphotodioden maximal 63 %. Die Finger-Doppelphotodioden haben einen schlechteren Quantenwirkungsgrad, weil die Diffusionsfinger teilweise mit einer Me-

tallschicht überzogen sind, und somit an diesen Stellen kein Licht ins Silizium eindringen kann. Mit optimierten Deckschichten lassen sich für alle Doppelphotodioden bessere Quantenwirkungsgrade erzielen.

pin-Photodioden im C4PH-Prozeß

Es wurden verschiedene pin/nip-Photodioden im C4PH-Prozeß auf n- und auf p-Substrat integriert, zum einen die ganzflächigen Photodioden für den roten Spektralbereich und zum anderen die Finger-Photodioden für den roten und den blauen Spektralbereich.

a) Ganzflächige Photodiode für den roten Spektralbereich im C4PH-Prozeß




Abbildung 6.24: pin-Photodiode im C4PH-Prozeß auf n-Substrat

Die mittlere Eindringtiefe von rotem Licht ($\lambda = 638,3 \text{ nm}$) in Silizium beträgt $2,8 \mu\text{m}$. Im dünnen p⁺-Diffusionsgebiet mit einer Tiefe von $0,3 \mu\text{m}$ wird also nur ein geringer Teil der Strahlung absorbiert. Der Großteil dringt in die intrinsische Zone ein, die an freien Ladungsträgern verarmt ist. Durch das elektrische Feld werden die Ladungsträgerpaare schnell getrennt. Die Geschwindigkeit der Photodiode hängt von der Dotierung, von der Dicke der Epitaxieschicht und von der Sperrspannung ab. In Abbildung 6.24 sind der Querschnitt und das Layout der pin-Photodiode auf n-Substrat dargestellt. Das p⁺-Diffusionsgebiet bildet die Anode, die Epitaxieschicht die intrinsische Zone und das n-Substrat die Kathode des Photodetektors. Das photoaktive Gebiet hat eine Fläche von $52,5 \cdot 52,5 \mu\text{m}^2$. Die Breite des Kontaktstreifens beträgt $3,4 \mu\text{m}$. Eine nip-Photodiode

ist identisch aufgebaut, es sind lediglich die n- durch p-Gebiete zu vertauschen und umgekehrt. Die ganzflächigen pin-Photodioden wurden in den Spannungsfolger-OEICs für rotes Licht eingesetzt.

b) Finger-Photodioden für den blauen Spektralbereich im C4PH-Prozeß Die mittlere Eindringtiefe von blauem Licht ($\lambda = 400$ nm) in Silizium beträgt weniger als 100 nm. Bei einer ganzflächigen pin-Photodiode (siehe Abbildung 6.24) würden die Ladungsträgerpaare nur im p^+ -Diffusionsgebiet erzeugt werden. Die Rekombinationswahrscheinlichkeit ist dort aber sehr hoch, so daß die Ladungsträger keinen Beitrag zum Photostrom leisten können. Man muß also die p^+ -Diffusionsgebiete unterbrechen, so daß das Licht in die intrinsische Zone eindringen kann. Ladungsträgerpaare, die dort erzeugt werden, können durch das elektrische Feld getrennt werden und leisten einen Beitrag zum Photostrom.

Es wurden vier verschiedene Finger-Photodioden integriert und zwar mit 9, 6, 4 und 3 Diffusionsfingern mit entsprechend verändertem Fingerabstand. Für die Integration der Finger-Photodioden ist eine zusätzliche Blockout-Maske nötig, um die Schwellspannungsimplantation im Photodiodengebiet, besonders in den Fingerzwischenräumen, auszublenden. Die photoaktive Fläche mißt bei allen Finger-Photodioden $52,5 \cdot 52,5 \mu\text{m}^2$. Die Breite des Kontaktstreifens beträgt bei allen Finger-Photodioden $3,4 \mu\text{m}$. Tabelle 6.9 gibt eine Übersicht mit den geometrischen Abmessungen der Finger-Photodioden wieder.

Zahl der Finger	Fingerabstand [μm]	äußere Finger [μm^2]	innere Finger [μm^2]	Diffusionsgebiet [μm^2]	Abbildungen
9	4,8	$2,9 \cdot 52,5$	$1,2 \cdot 52,5$	924.0	6.25 a), c), e)
6	8,0	$3,0 \cdot 52,5$	$1,6 \cdot 52,5$	829.5	6.25 b), d), f)
4	12,8	$4,3 \cdot 52,5$	$2,8 \cdot 52,5$	924.0	6.26 a), c), e)
3	18,6	$5,6 \cdot 52,5$	$4,2 \cdot 52,5$	987.0	6.26 b), d), f)

Tabelle 6.9: Übersicht der Finger-Photodioden

In den Abbildungen 6.25 und 6.26 sind die Querschnitte, die Layouts und die Chipphotos der Finger-Photodioden dargestellt. Das Substrat kann über einen Substratanschluß (hier nicht dargestellt) oder optional über einen Rückseitenanschluß kontaktiert werden.

Im folgenden werden die Meßergebnisse zu allen Finger-Photodioden für rotes und für blaues Licht diskutiert. Außerdem werden die Meßergebnisse der Dunkelstrom-Messungen präsentiert.







Abbildung 6.25: Querschnitte, Layouts und Chippotos (mit ARC) der 9-Finger- und der 6-Finger-Photodiode im C4PH-Prozeß auf n-Substrat




(a)




(b)




(c)



(d)



(e)



(f)

Abbildung 6.26: Querschnitte, Layouts und Chippotos (mit ARC) der 4-Finger- und der 3-Finger-Photodiode im C4PH-Prozeß auf n-Substrat

Meßergebnisse der Finger-Photodioden für rotes Licht

In diesem Abschnitt werden die Meßergebnisse zu allen Finger-Photodioden im C4PH-Prozeß für rotes Licht präsentiert. Das dynamische Verhalten der Finger-Photodioden für rotes Licht hängt von der Dotierung der Epitaxieschicht, von der Fingerzahl und von der Sperrspannung ab. Im folgenden wird die Abhängigkeit der Finger-Photodioden von diesen Faktoren untersucht. Es wird sowohl eine pin-Struktur auf n-Substrat als auch eine nip-Struktur auf p-Substrat betrachtet. Auf diese Weise können auch Aussagen zur Driftgeschwindigkeit der beteiligten Ladungsträger gemacht werden.




Abbildung 6.27: Finger-Photodioden-Testschaltungen

In Abbildung 6.27 sind die Finger-Photodioden-Testschaltungen dargestellt. Auf n-Substrat kann das Potential V_{PD} der n-Substratkathode variiert werden. Die Anode (p^+ -Diffusionsfinger) ist am Lastwiderstand R_L (500Ω) angeschlossen, dessen zweiter Anschluß mit Masse verbunden ist. Auf p-Substrat wird die p-Substratanode mit Masse verbunden. Die Kathode (n^+ -Diffusionsfinger) ist am Lastwiderstand R_L (500Ω) angeschlossen. Das Potential V_{PD} am zweiten Anschluß des Lastwiderstandes kann variiert werden. Der Photostrom der Finger-Photodiode wird in beiden Fällen als Spannungsfall U_{out} am Lastwiderstand R_L abgegriffen.

Anstiegs- und Abfallzeiten und Grenzfrequenzen der Finger-Photodioden für rotes Licht Zunächst wird das dynamische Verhalten aller Finger-Photodioden bei einer Sperrspannung von $V_{PD} = 3 \text{ V}$ betrachtet. Es wird der Einfluß der Fingerzahl und der Dotierung der Epitaxieschicht auf das dynamische Verhalten untersucht. Die Tabellen 6.10 und 6.11 fassen die Meßergebnisse der Finger-Photodioden (unter Berücksichtigung der Zeiten der Geräte) auf n- bzw. auf p-Substrat für Laserlicht der Wellenlänge $638,3 \text{ nm}$ zusammen.

	9 Finger		6 Finger		4 Finger		3 Finger	
	t_r	t_f	t_r	t_f	t_r	t_f	t_r	t_f
	[ns]	[ns]	[ns]	[ns]	[ns]	[ns]	[ns]	[ns]
n-Substrat	0,38	0,90	0,51	2,99	14,1	25,7	17,3	27,9
p-Substrat	0,31	0,82	0,34	0,88	0,36	1,07	0,37	1,10

Tabelle 6.10: Anstiegs- und Abfallzeiten der Finger-Photodioden im C4PH-Prozeß auf n- bzw. auf p-Substrat in Abhängigkeit von der Fingerzahl ($C_e = 5 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)


	9 Finger	6 Finger	4 Finger	3 Finger
	f_{3dB}	f_{3dB}	f_{3dB}	f_{3dB}
	[MHz]	[MHz]	[MHz]	[MHz]
n-Substrat	512	53	35	20
p-Substrat	620	590	570	560

Tabelle 6.11: Grenzfrequenzen der Finger-Photodioden im C4PH-Prozeß auf n- bzw. auf p-Substrat in Abhängigkeit von der Fingerzahl ($C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$ bzw. $C_e = 5 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)


Epi-Schicht	n-Substrat			p-Substrat		
C_e	t_r	t_f	f_{3dB}	t_r	t_f	f_{3dB}
$[\text{cm}^{-3}]$	[ns]	[ns]	[MHz]	[ns]	[ns]	[MHz]
$1 \cdot 10^{15}$	15,2	16,9	55	0,36	1,02	541
$1 \cdot 10^{14}$	0,52	2,25	265	0,32	0,88	620
$5 \cdot 10^{13}$	0,38	0,90	500	0,31	0,82	620
$2 \cdot 10^{13}$	0,31	0,86	512	-	-	-

Tabelle 6.12: Anstiegs- und Abfallzeiten und Grenzfrequenzen der 9-Finger-Photodiode im C4PH-Prozeß auf n- bzw. auf p-Substrat in Abhängigkeit von der Dotierung in der Epitaxieschicht ($\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)

Tabelle 6.12 faßt die Meßergebnisse der 9-Finger-Photodiode auf n- bzw. auf p-Substrat für Laserlicht der Wellenlänge 638,3 nm zusammen, wobei die Dotierung der Epitaxieschicht variiert wird. In Abbildung 6.28 sind zwei charakteristische Sprungantworten der 9-Finger-Photodiode auf n- bzw. auf p-Substrat für $V_{PD} = 3 \text{ V}$ dargestellt. Der Puls für p-Substrat ist dabei invertiert. Die Meßergebnisse zeigen, daß das dynamische Verhalten mit zunehmender Fingerzahl besser wird. Für n-Substrat ist der Einfluß der Fingerzahl bzw. des Fingerabstandes größer als für p-Substrat. Dies ist auf die unterschiedlichen Driftgeschwindigkeiten von Elektronen und Löchern zurückzuführen. Auf



(a) n-Substrat



(b) p-Substrat

Abbildung 6.28: Sprungantworten der 9-Finger-Photodiode im C4PH-Prozeß auf n- bzw. auf p-Substrat ($C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$ bzw. $C_e = 5 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)

n-Substrat werden pin-Strukturen realisiert, die Anode der Photodioden wird also durch p^+ -Diffusionsfinger gebildet. Werden Ladungsträgerpaare durch optische Anregung in den Fingerzwischenräumen generiert, so driften die Löcher zu den p^+ -Fingern und die Elektronen zum n-Substrat. Der Fingerabstand betrifft auf n-Substrat also die Löcher. Da diese im Beweglichkeitsbereich eine viel kleinere Driftgeschwindigkeit haben als die Elektronen, wird die Diode mit zunehmenden Fingerabständen langsamer.

Auf p-Substrat dagegen wird eine nip-Struktur realisiert. Die n^+ -Diffusionsfinger bilden die Kathode der Photodiode. Werden Ladungsträgerpaare in den Fingerzwischenräumen generiert, so driften hier die Elektronen zu den Diffusionsgebieten und die Löcher zum

p-Substrat. Aufgrund der höheren Driftgeschwindigkeit der Elektronen ist der Einfluß der Fingerabstände nicht so stark wie auf n-Substrat.

Der Einfluß der Dotierung der Epitaxieschicht auf das dynamische Verhalten ist nicht nur auf die größere Sperrschicht zurückzuführen, da bei einer Sperrspannung von 3 V die Epitaxieschicht im optisch aktiven Bereich an freien Ladungsträgern bereits verarmt ist. Vielmehr ist die erhöhte elektrische Feldstärke für die höhere Geschwindigkeit der Photodioden verantwortlich. Je höher die Feldstärke E , desto höher ist die Driftgeschwindigkeit (v_n bzw. v_p).

Quantenwirkungsgrad und spektrale Empfindlichkeit der Finger-Photodioden für rotes Licht Im Gegensatz zum dynamischen Verhalten der Photodioden sind der Quantenwirkungsgrad und die Photoempfindlichkeit weder von der Anzahl der Finger (Abbildung 6.29) noch von der Dotierung der Epitaxieschicht (Abbildung 6.30) abhängig.






Abbildung 6.29: Quantenwirkungsgrad und Photoempfindlichkeit der Finger-Photodioden im C4PH-Prozeß auf n-Substrat ohne optimierte Deckschichten in Abhängigkeit von der Fingerzahl ($C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$ und $V_{PD} = 3 \text{ V}$)


Daher haben die Deckschichten über dem Photodiodengebiet den größten Einfluß. Ohne Antireflexschichten (ARC) erreicht man für n-Substrat einen Quantenwirkungsgrad von 80 % und eine Photoempfindlichkeit von 0,45 A/W und für p-Substrat 55 % bzw. 0,3 A/W, wobei anzumerken ist, daß die Meßergebnisse von Wafern aus zwei verschiedenen Prozeßdurchläufen stammen. Mit Antireflexschichten (nur für n-Substrat vorhanden) lassen sich sogar ein Quantenwirkungsgrad von 95 % und eine Photoempfindlichkeit von 0,5 A/W erzielen.




(a) n-Substrat ohne ARC




(b) n-Substrat ohne ARC




(c) n-Substrat mit ARC



(d) n-Substrat mit ARC



(e) p-Substrat ohne ARC



(f) p-Substrat ohne ARC

Abbildung 6.30: Quantenwirkungsgrad und Photoempfindlichkeit der 9-Finger-Photodiode im C4PH-Prozeß auf n- bzw. auf p-Substrat in Abhängigkeit von der Dotierung in der Epitaxieschicht (ARC: 20 nm Oxidschicht und 50 nm Nitridschicht; $\lambda = 638,3 \text{ nm}$ und $V_{PD} = 3 \text{ V}$)

Variation der Sperrspannung Im folgenden wird der Einfluß der Sperrspannung auf das dynamische Verhalten der Photodioden am Beispiel der 9-Finger-Photodiode auf n-Substrat untersucht. Es wurden sowohl die Anstiegs- und Abfallzeiten als auch die Grenzfrequenz der 9-Finger-Photodiode ermittelt. Die Meßergebnisse werden in Abbildung 6.31 dargestellt.




Abbildung 6.31: Meßergebnisse der 9-Finger-Photodiode für den n-Substratwafer mit $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$ bei Variation der Sperrspannung




Abbildung 6.32: Weite der Raumladungszone und Sperrschichtkapazität der 9-Finger-Photodiode auf vier verschiedenen Wafern bei Variation der Sperrspannung

Je höher die Sperrspannung, desto schneller ist die Photodiode. Im Bereich 0-1 V ist die Weite der Raumladungszone und somit die Sperrschichtkapazität entscheidend (siehe Abbildung 6.32). Bei größeren Sperrspannungen ist die Epitaxieschicht ($C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$) mit einer Tiefe von ca. $10 \mu\text{m}$ an freien Ladungsträgern bereits verarmt. Dies bedeutet, daß die Weite der Raumladungszone und die Sperrschichtkapazität sich nicht mehr

ändern (die gestrichelten Linien in Abbildung 6.32 stellen diese Grenzwerte dar). Eine höhere Grenzfrequenz ist dann auf die höhere elektrische Feldstärke und damit auf die höhere Driftgeschwindigkeit der Ladungsträger zurückzuführen.

Meßergebnisse der Finger-Photodioden für blaues Licht

Die Messungen mit blauem Licht erfolgten mit einem Arbeitswiderstand von $R_L = 1000 \Omega$ (statt 500Ω), da einerseits der Wirkungsgrad der Finger-Photodioden für blaues Licht kleiner ist als für rotes Licht und andererseits die Leistung des verwendeten blauen Lasers nicht ausreichte, um verwertbare Meßergebnisse zu erhalten. Aus dem gleichen Grund ließen sich die Grenzfrequenzen meßtechnisch nicht ermitteln. Stattdessen wurden sie mit Hilfe der folgenden Gleichung berechnet:

$$f_{3dB} = \frac{2,2}{\pi} \frac{1}{t_r + t_f} \quad (6.5)$$

Diese erhält man, wenn die Photodiode mit ihrer Sperrschichtkapazität C_j und der Arbeitswiderstand R_L als Tiefpaß mit der Zeitkonstante $\tau_D = R_L C_j$ betrachtet werden.

Bei den Meßergebnissen für blaues Licht wurden außerdem die Anstiegs- und Abfallzeiten der Geräte nicht berücksichtigt, da für den blauen Laser keine Angaben vorlagen. Bei einem Vergleich der Meßergebnisse mit denen für rotes Licht, muß dies berücksichtigt werden.

Anstiegs- und Abfallzeiten und Grenzfrequenz der Finger-Photodioden für blaues Licht Die Tabellen 6.13 und 6.14 fassen die Meßergebnisse der Finger-Photodioden in Abhängigkeit von der Fingerzahl auf n- bzw. auf p-Substrat mit Standarddotierung in der Epitaxieschicht für Laserlicht der Wellenlänge 400 nm zusammen. In Abbildung 6.33 sind charakteristische Sprungantworten der Finger-Photodioden für blaues Licht dargestellt.

	9 Finger		6 Finger		4 Finger		3 Finger	
	t_r	t_f	t_r	t_f	t_r	t_f	t_r	t_f
	[ns]	[ns]	[ns]	[ns]	[ns]	[ns]	[ns]	[ns]
n-Substrat	0,97	1,10	3,79	4,48	5,17	6,33	6,89	7,93
p-Substrat	0,65	0,83	1,22	1,22	1,56	1,56	1,60	1,74

Tabelle 6.13: Anstiegs- und Abfallzeiten der Finger-Photodioden im C4PH-Prozeß auf n- bzw. auf p-Substrat in Abhängigkeit von der Fingerzahl ($C_e = 1 \cdot 10^{15} \text{ cm}^{-3}$, $\lambda = 400 \text{ nm}$, $R_L = 1000 \Omega$ und $V_{PD} = 3 \text{ V}$)







(a) 3-Finger-PD, n-Substrat, $C_e = 1 \cdot 10^{15} \text{ cm}^{-3}$ (b) 3-Finger-PD, n-Substrat, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$ (c) 9-Finger-PD, n-Substrat, $C_e = 1 \cdot 10^{15} \text{ cm}^{-3}$ (d) 9-Finger-PD, n-Substrat, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$ (e) 9-Finger-PD, p-Substrat, $C_e = 1 \cdot 10^{15} \text{ cm}^{-3}$ (f) 9-Finger-PD, p-Substrat, $C_e = 5 \cdot 10^{13} \text{ cm}^{-3}$

Abbildung 6.33: Sprungantworten der Finger-Photodioden im C4PH-Prozeß auf n- bzw. auf p-Substrat ($\lambda = 400 \text{ nm}$, $R_L = 1000 \Omega$ und $V_{PD} = 3 \text{ V}$)

	9 Finger	6 Finger	4 Finger	3 Finger
	f_{3dB} [MHz]	f_{3dB} [MHz]	f_{3dB} [MHz]	f_{3dB} [MHz]
n-Substrat	338	85	61	47
p-Substrat	472	287	224	210

Tabelle 6.14: Berechnete Grenzfrequenzen der Finger-Photodioden im C4PH-Prozeß auf n- bzw. auf p-Substrat in Abhängigkeit von der Fingerzahl ($C_e = 1 \cdot 10^{15} \text{ cm}^{-3}$, $\lambda = 400 \text{ nm}$, $R_L = 1000 \Omega$ und $V_{PD} = 3 \text{ V}$)

Tabelle 6.15 faßt die Meßergebnisse der 9-Finger-Photodiode in Abhängigkeit von der Dotierung in der Epitaxieschicht auf n- bzw. auf p-Substrat für Laserlicht der Wellenlänge 400 nm zusammen.

Epi-Schicht	n-Substrat			p-Substrat		
	t_r [ns]	t_f [ns]	f_{3dB} [MHz]	t_r [ns]	t_f [ns]	f_{3dB} [MHz]
$1 \cdot 10^{15}$	0,97	1,10	338	0,65	0,83	472
$1 \cdot 10^{14}$	1,04	1,38	289	0,69	0,87	449
$5 \cdot 10^{13}$	1,21	1,62	247	0,90	1,00	368
$2 \cdot 10^{13}$	1,25	1,68	239	-	-	-




Tabelle 6.15: Anstiegs- und Abfallzeiten und berechnete Grenzfrequenzen der 9-Finger-Photodiode im C4PH-Prozeß auf n- bzw. auf p-Substrat in Abhängigkeit von der Dotierung in der Epitaxieschicht ($\lambda = 400 \text{ nm}$, $R_L = 1000 \Omega$ und $V_{PD} = 3 \text{ V}$)

Für die Abhängigkeit des dynamischen Verhaltens der Photodioden von der Fingerzahl und von der Dotierung in der Epitaxieschicht gelten die in Abschnitt 6.2.1 diskutierten Zusammenhänge. Allerdings wird die 9-Finger-Photodiode für blaues Licht mit höherer Dotierung schneller, für rotes dagegen wurde sie langsamer. Für blaues Licht sind die Fingerzwischenräume wichtig. Wird nun die Dotierung der Epitaxieschicht verringert, weiten sich die Raumladungszonen von benachbarten Diffusionsfingern in die Tiefe aus und die Driftstrecke für die Ladungsträger wird wie bei rotem Licht länger. Die Ladungsträger haben somit eine höhere Driftzeit und die Anstiegs- und Abfallzeiten nehmen zu, wenn die Dotierungskonzentration in der epitaktischen Schicht abgesenkt wird.


Quantenwirkungsgrad und spektrale Empfindlichkeit der Finger-Photodioden für blaues Licht Der Quantenwirkungsgrad bzw. die Photoempfindlichkeit sind auch für blaues Licht weder von der Anzahl der Finger (Abbildung 6.34(a) und 6.34(b)) noch von der Dotierung der Epitaxieschicht (Abbildung 6.34(c) - 6.35(b)) abhängig.

Um die Vorteile der Finger-Photodioden für blaues Licht zu demonstrieren, wurde eine ganzflächige pin-Photodiode (Fingerzahl = 1) untersucht. In Abbildung 6.34(a) wird die Verbesserung des Quantenwirkungsgrades durch die Fingerstruktur sehr deutlich. Während mit der ganzflächigen pin-Photodiode ein Quantenwirkungsgrad von 26 % erreicht wird, läßt sich dieser mit den Finger-Photodioden auf annähernd 70 % erhöhen.

Die p-Substratwafer wurden ohne optimierte Deckschichten prozessiert, daher ließ sich nur ein Quantenwirkungsgrad von 41 - 46% erzielen.

(a) $C_e = 1 \cdot 10^{15} \text{ cm}^{-3}$ (b) $C_e = 1 \cdot 10^{15} \text{ cm}^{-3}$ 

(c) 9-Finger-PD



(d) 9-Finger-PD

Abbildung 6.34: Quantenwirkungsgrad und Photoempfindlichkeit der Finger-Photodioden im C4PH-Prozeß auf n-Substrat in Abhängigkeit von der Fingerzahl und der Dotierung in der Epitaxieschicht (ARC: 20 nm Oxidschicht und 40 nm Nitridschicht; $\lambda = 400 \text{ nm}$ und $V_{PD} = 3 \text{ V}$)




Abbildung 6.35: Quantenwirkungsgrad und Photoempfindlichkeit der Finger-Photodioden im C4PH-Prozeß auf p-Substrat in Abhängigkeit von der Dotierung in der Epitaxieschicht (ohne ARC, $\lambda = 400$ nm und $V_{PD} = 3$ V)

Dunkelstrom der Finger-Photodioden

Wenn die Photodioden nicht bestrahlt werden, fließt ein Dunkelstrom, der dem Sperrsättigungsstrom der Diode entspricht. Ist dieser zu groß, kann die Offset-Spannung des OEICs ebenfalls einen unerwünschten Wert annehmen. Für den Sperrsättigungsstrom einer Diode gilt folgende Beziehung [39]:

$$I_S = qA \left(\frac{D_p}{L_p} \frac{1}{N_D} + \frac{D_n}{L_n} \frac{1}{N_A} \right) n_i^2 + qA \frac{w_{RLZ}(U)}{2\tau_o} n_i, \quad (6.6)$$

mit D_p, D_n : Diffusionskonstanten der Löcher bzw. Elektronen,


L_p, L_n : Diffusionslängen der Löcher bzw. Elektronen und

$$\tau_o = (\tau_p + \tau_n)/2 .$$


Diese Gleichung ist bei der Interpretation der Meßergebnisse sehr nützlich. Der Dunkelstrom der Finger-Photodioden wurde in Abhängigkeit von der Sperrspannung, von der Temperatur, von der Anzahl der Finger und von der Dotierung in der Epitaxieschicht untersucht.

Die Abhängigkeit des Sperrstroms von der Sperrspannung ist auf die spannungsabhängige Weite der Raumladungszone $w_{RLZ}(U)$ zurückzuführen. Mit zunehmender Spannung wird die Raumladungszone größer. Der Beitrag, der durch thermische Anregung generierten Ladungsträger in der Raumladungszone (Generationsstrom) zum Gesamtsperrstrom, wird somit ebenfalls größer.


In Abbildung 6.36(a) ist der Dunkelstrom der Finger-Photodioden in Abhängigkeit von der Fingerzahl auf n-Substrat dargestellt. Je mehr Diffusionsfinger eine Photodiode hat, desto größer ist der Dunkelstrom. Abbildung 6.36(b) zeigt den Dunkelstromverlauf der




(a) n-Substrat, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $T = 30^\circ \text{ C}$



(b) 9-Finger-PD, n-Substrat, $T = 30^\circ \text{ C}$



(c) 9-Finger-PD, n-Substrat, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$



(d) 9-Finger-PD, p-Substrat, $C_e = 5 \cdot 10^{13} \text{ cm}^{-3}$

Abbildung 6.36: Dunkelstrom der Finger-Photodioden im C4PH-Prozeß auf n- bzw. auf p-Substrat

9-Finger-Photodiode in Abhängigkeit von der Dotierung in der Epitaxieschicht. Für einen p^+n -Übergang läßt sich der Term mit N_A in Gl. (6.6) vernachlässigen, wodurch die reziproke Proportionalität zwischen dem Sperrstrom I_S und der Epidotierung N_D deutlich wird. Je niedriger die Dotierung, desto größer ist der Dunkelstrom.

In den Abbildungen 6.36(c) und 6.36(d) ist der Dunkelstrom der 9-Finger-Photodiode für n- bzw. p-Substrat in Abhängigkeit von der Temperatur dargestellt. Je höher die Temperatur, desto größer ist der Dunkelstrom, und zwar in beiden Fällen. Dies ist auf die erhöhte Generation von Ladungsträgerpaaren durch thermische Anregung zurückzuführen. In Gl. (6.6) wird dies auch anhand der Proportionalität zur temperaturabhängigen Eigenleitungsdichte n_i deutlich. Weiterhin läßt sich feststellen, daß der Dunkelstrom der Photodioden für p-Substrat kleiner ist als für n-Substrat.

6.2.2 Photodioden im C5PA-Prozeß

Der C5PA-Prozeß ist ebenfalls ein $1\ \mu\text{m}$ -Zweiwanen-Prozeß, der jedoch im Gegensatz zum C4PH-Prozeß einige Optionen für analoge Schaltungsrealisierungen zur Verfügung stellt. Es stehen insbesondere zwei Metallagen und zwei Polysiliziumlagen zur Verfügung. Darüberhinaus ist hochohmiges Polysilizium verfügbar. Für diesen Prozeß wurden epitaktische Wafer mit Standarddotierungen verwendet, und zwar nur auf n-Substrat. Eine spezielle Antireflexschicht war nicht vorgesehen, so daß die hier vorgestellten Ergebnisse der Quantenausbeute verbessert werden könnten, wenn die Passivierung optimiert würde. In diesem Prozeß wurden nur Doppelphotodioden für den roten Spektralbereich integriert. Für die Integration der Doppelphotodioden war keine Prozeßmodifikation nötig.

In Abbildung 6.38 (auf der nächsten Seite) sind der Querschnitt, das Layout und das Chipphoto der Doppelphotodiode auf n-Substrat dargestellt. Das n-Substrat bildet die erste Kathode, das n^+ -Gebiet in der p-Wanne die zweite. Die p-Wanne selbst bildet die Anode der Doppelphotodiode. Die photoaktive Fläche beträgt $52,5 \cdot 52,5\ \mu\text{m}^2$. Das p-Wannengebiet umfaßt eine Fläche von $67,7 \cdot 67,7\ \mu\text{m}^2$.

Die Testschaltung zur Messung der Anstiegs- und Abfallzeiten und der Grenzfrequenz der Doppelphotodiode findet sich in Abbildung 6.17(a).

In Abbildung 6.37 sind zwei charakteristische Sprungantworten der Doppelphotodiode für zwei verschiedene Sperrspannungen dargestellt.







Abbildung 6.37: Sprungantworten der Doppelphotodiode in Abhängigkeit von der Sperrspannung im C5PA-Prozeß auf n-Substrat ($C_e \approx 1 \cdot 10^{15}\ \text{cm}^{-3}$, $\lambda = 638,3\ \text{nm}$ und $R_L = 500\ \Omega$)



(a) Querschnitt



(b) Layout




(c) Chipphoto

Abbildung 6.38: Querschnitt, Layout und Chipphoto der Doppelphotodiode im C5PA-Prozeß auf n-Substrat

In Abbildung 6.39(a) sind die Anstiegs- und Abfallzeiten der Doppelphotodiode in Abhängigkeit von der Sperrspannung dargestellt. Abbildung 6.39(b) zeigt die Grenzfrequenz der Doppelphotodiode in Abhängigkeit von der Sperrspannung für drei verschiedene Arbeitswiderstände. Man sieht, daß die Zeiten mit zunehmender Sperrspannung kleiner werden. Allerdings nur bis zu einer Sperrspannung von 5 V, danach läßt sich kaum eine Änderung der Zeiten mehr feststellen. Die Grenzfrequenz steigt leicht an. Wie bei den Doppelphotodioden im C4PH-Prozeß, ist dies nicht auf die zunehmende Raumladungszone zurückzuführen, sondern auf die größere elektrische Feldstärke und die damit verbundene höhere Driftgeschwindigkeit der Ladungsträger.

Der Einfluß der RC-Konstante der Sperrschichtkapazität und des Lastwiderstandes wird in Abbildung 6.39(b) deutlich. Je größer der Widerstand, desto kleiner sind die Grenzfrequenzen.

(a) Anstiegs- und Abfallzeiten ($R_L = 500 \Omega$)

(b) Grenzfrequenz

Abbildung 6.39: Anstiegs- und Abfallzeiten und Grenzfrequenz der Doppelphotodiode in Abhängigkeit von der Sperrspannung im C5PA-Prozeß auf n-Substrat ($C_e \approx 1 \cdot 10^{15} \text{ cm}^{-3}$ und $\lambda = 638,3 \text{ nm}$)

Tabelle 6.16 faßt schließlich die Meßergebnisse der Doppelphotodiode für die interessierende Wellenlänge 638,3 nm für n-Substrat zusammen. Der Quantenwirkungsgrad von 42,4% kann durch den Einsatz von Antireflexschichten noch verbessert werden.

C_e [cm^{-3}]	t_r [ns]	t_f [ns]	f_{3dB} [MHz]	η [%]	R_S [A/W]
$\approx 1 \cdot 10^{15}$	2,3	2,4	136	42,4	0,218

Tabelle 6.16: Meßergebnisse der Doppelphotodiode im C5PA-Prozeß auf n-Substrat ohne optimierte Deckschichten ($\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)


Der Vergleich der Ergebnisse zeigt, daß die im C5PA-Prozeß gefertigte Doppelphotodiode langsamer ist, als die im C4PH-Prozeß gefertigte. Dies läßt sich durch den Aufbau der Testschaltung erklären. Bei den Photodioden-Testschaltungen des C4PH-Prozesses wurden sogenannte Minipads verwendet, um die kapazitive Belastung des Ausgangs so niedrig wie möglich zu halten. Bei den Testschaltungen des C5PA-Prozesses wurden aber aus prozeßtechnischen Gründen normale Pads verwendet. Ihre parasitäre Kapazität ist etwa viermal so groß, wie die der Minipads. Da der Ausgang der Testschaltung also stärker belastet wird, ist die Grenzfrequenz der Doppelphotodiode des C5PA-Prozesses etwas kleiner.

6.2.3 Photodioden im BN08-Prozeß


Der BN08-Prozeß ist ein selbstjustierender n-Wannen-BiCMOS-Prozeß ($0,8\ \mu\text{m}$) der Firma XFAB/Thesys in Erfurt. Für die Realisierung der OEICs in diesem Prozeß wurden aber nur CMOS-kompatible Prozeßkomponenten verwendet, so daß man von CMOS-OEICs sprechen kann. Es wurden nur p-Substrat-Wafer verwendet. In diesem Prozeß wurden n^+ /CNW/PSUB-Photodioden und Doppelphotodioden integriert, und zwar in jeweils zwei Varianten. In der ersten Variante wurde die Kontaktierung der lichtzugewandten Elektrode in der photoaktiven Fläche mittels vier Kontaktfingern vorgenommen, in der zweiten wurde um die photoaktive Fläche ein Kontaktring integriert (siehe Abbildung 6.40). Für die Realisierung der Photodioden im BN08-Prozeß wurden nur CMOS-Wannen verwendet.

n^+ /CNW/PSUB-Photodioden im BN08-Prozeß


Bei der n^+ /CNW/PSUB-Photodiode wird die Kathode durch das n^+ -Gebiet und durch die n-Wanne (CMOS) gebildet, die Anode wird durch das p-Substrat gebildet. In Abbildung 6.40 sind die Querschnitte, die Layouts und die Chipphotos der n^+ /CNW/PSUB-Photodiode mit vier Kontaktfingern in der Kathode und der n^+ /CNW/PSUB-Photodiode mit Kontaktring um die Kathode dargestellt. Die photoaktive Fläche beträgt bei der Photodiode mit vier Kontaktfingern $51,1 \cdot 52,3\ \mu\text{m}^2$, wobei die Kontaktfinger abgezogen werden müssen ($28,9\ \mu\text{m}^2$). Das n-Wannengebiet umfaßt eine Fläche von $52,5 \cdot 53,7\ \mu\text{m}^2$. Bei der Photodiode mit Kontaktring beträgt die photoaktive Fläche $52,0 \cdot 52,0\ \mu\text{m}^2$. Das n-Wannengebiet umfaßt eine Fläche von $56,6 \cdot 56,6\ \mu\text{m}^2$.




(a)




(b)




(c)



(d)



(e)



(f)

Abbildung 6.40: Querschnitte, Layouts und Chipphotos der n^+ /CNW/PSUB-Photodioden im BN08-Prozeß: a), c), e) mit Kontaktfingern; b), d), f) mit Kontaktring

Meßergebnisse der n^+ /CNW/PSUB-Photodioden

Die Testschaltung der n^+ /CNW/PSUB-Photodiode mit Arbeitswiderstand entspricht der in Abbildung 6.27(b).

In Tabelle 6.17 sind die Anstiegs- und Abfallzeiten und die Grenzfrequenzen der n^+ /CNW/PSUB-Photodioden mit Kontaktfingern bzw. mit Kontaktring für Licht der Wellenlänge 638,3 nm bei $V_{PD} = 3$ V zusammengefaßt. Die Dotierstoffkonzentration in der Epitaxieschicht wurde variiert. Je höher die Dotierung der Epitaxieschicht, desto schneller ist die Photodiode. Dabei zeigt sich, daß die Photodiode mit den Kontaktfingern etwas schneller ist als die Photodiode mit dem Kontaktring. Dies ist auf die kleinere Sperrschichtkapazität zurückzuführen (aufgrund der kleineren Diodenfläche).






Epi-Schicht	mit Kontaktfingern			mit Kontaktring		
	t_r [ns]	t_f [ns]	f_{3dB} [MHz]	t_r [ns]	t_f [ns]	f_{3dB} [MHz]
$\approx 1 \cdot 10^{15}$	2,18	2,65	80	2,28	2,55	78
$2 \cdot 10^{13}$	3,56	5,07	23	4,81	5,77	20

Tabelle 6.17: Anstiegs- und Abfallzeiten und Grenzfrequenzen der n^+ /CNW/PSUB-Photodioden im BN08-Prozeß ($\lambda = 638,3$ nm, $R_L = 500 \Omega$ und $V_{PD} = 3$ V)


Epi-Schicht	mit Kontaktfingern		mit Kontaktring	
	η [%]	R_S [A/W]	η [%]	R_S [A/W]
$\approx 1 \cdot 10^{15}$	92,6	0,477	92,5	0,477
$2 \cdot 10^{13}$	93,0	0,478	92,9	0,478

Tabelle 6.18: Quantenwirkungsgrad und Photoempfindlichkeit der n^+ /CNW/PSUB-Photodioden im BN08-Prozeß mit optimierten Deckschichten ($\lambda = 638,3$ nm und $V_{PD} = 3$ V)

Tabelle 6.18 faßt die Meßergebnisse zum Quantenwirkungsgrad und zur Photoempfindlichkeit der n^+ /CNW/PSUB-Photodioden zusammen. In den folgenden Abbildungen sind vier charakteristische Sprungantworten und die Grenzfrequenzen der n^+ /CNW/PSUB-Photodioden in Abhängigkeit von der Sperrspannung dargestellt. Außerdem sind in der Abbildung 6.42 die Dunkelstromverläufe in Abhängigkeit von der Sperrspannung, von der Dotierung der Epitaxieschicht und von der Temperatur dargestellt. Die Ergebnisse sind mit denen der Finger-Photodioden vergleichbar. Der Sperrstrom wird mit zunehmender Sperrspannung, mit abnehmender Dotierung und mit zunehmender Temperatur größer.

(a) mit Kontaktfingern, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$ (b) mit Kontaktfingern, $C_e \approx 1 \cdot 10^{15} \text{ cm}^{-3}$ (c) mit Kontakttring, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$ (d) mit Kontakttring, $C_e \approx 1 \cdot 10^{15} \text{ cm}^{-3}$ 

(e) mit Kontaktfingern



(f) mit Kontakttring

Abbildung 6.41: Sprungantworten (bei $V_{PD} = 3 \text{ V}$) und Grenzfrequenzen der n^+ /CNW/PSUB-Photodioden im BN08-Prozeß in Abhängigkeit von der Sperrspannung ($\lambda = 638,3 \text{ nm}$ und $R_L = 500 \Omega$)






Abbildung 6.42: Dunkelstrom der n^+ /CNW/PSUB-Photodioden im BN08-Prozeß auf p-Substrat in Abhängigkeit von der Dotierung in der Epitaxieschicht und von der Temperatur bei Variation der Sperrspannung

Doppelphotodioden im BN08-Prozeß


Bei den Doppelphotodioden des BN08-Prozesses bildet die n-Wanne (CMOS) die gemeinsame Kathode. Das p-Substrat bildet die erste Anode und das p^+ -Gebiet in der n-Wanne die zweite. In Abbildung 6.43 sind die Querschnitte, die Layouts und die Chipphotos der Doppelphotodiode mit vier Kontaktfingern in der Anode und der Doppelphotodiode mit Kontaktring um die Anode auf p-Substrat im BN08-Prozeß dargestellt. Die photoaktive Fläche beträgt bei der Photodiode mit vier Kontaktfingern $51,1 \cdot 52,3 \mu\text{m}^2$, wobei die Kontaktfinger abgezogen werden müssen ($28,9 \mu\text{m}^2$). Das n-Wannengebiet umfaßt eine Fläche von $58,3 \cdot 59,5 \mu\text{m}^2$. Bei der Photodiode mit Kontaktring beträgt die photoaktive Fläche $52,0 \cdot 52,0 \mu\text{m}^2$. Das n-Wannengebiet umfaßt eine Fläche von $62,6 \cdot 62,6 \mu\text{m}^2$.




(a)




(b)




(c)



(d)



(e)



(f)

Abbildung 6.43: Querschnitte, Layouts und Chipphotos der Doppelphotodioden im BN08-Prozeß auf p-Substrat: a), c), e) mit Kontaktfingern; b), d), f) mit Kontaktring

Meßergebnisse der Doppelphotodioden

Die Testschaltung der Doppelphotodiode mit Arbeitswiderstand entspricht der in Abbildung 6.19(a).

In Tabelle 6.19 sind die Anstiegs- und Abfallzeiten und die Grenzfrequenzen der Doppelphotodioden mit Kontaktfingern bzw. mit Kontaktring für Licht der Wellenlänge 638,3 nm bei $V_{PD} = 3\text{ V}$ für p-Substrat zusammengefaßt. Die Dotierstoffkonzentration in der Epitaxieschicht wird variiert. Wie die n^+ /CNW/PSUB-Photodioden, so sind auch die Doppelphotodioden auf den Wafern mit höherer Dotierung in der Epitaxieschicht schneller. Ebenso ist die Doppelphotodiode mit den Kontaktfingern schneller als die mit dem Kontaktring, da sie aufgrund der kleineren Diodenfläche auch eine kleinere Sperrschichtkapazität hat.






Epi-Schicht	mit Kontaktfingern			mit Kontaktring		
	t_r [ns]	t_f [ns]	f_{3dB} [MHz]	t_r [ns]	t_f [ns]	f_{3dB} [MHz]
$\approx 1 \cdot 10^{15}$	1,57	1,83	152	1,57	2,04	146
$2 \cdot 10^{13}$	2,78	5,30	53	2,93	5,11	52

Tabelle 6.19: Anstiegs- und Abfallzeiten und Grenzfrequenzen der Doppelphotodioden im BN08-Prozeß auf p-Substrat ($\lambda = 638,3\text{ nm}$, $R_L = 500\ \Omega$ und $V_{PD} = 3\text{ V}$)


Epi-Schicht	mit Kontaktfingern		mit Kontaktring	
	η [%]	R_s [A/W]	η [%]	R_s [A/W]
$\approx 1 \cdot 10^{15}$	95,2	0,490	95,0	0,489
$2 \cdot 10^{13}$	95,8	0,493	96,0	0,494

Tabelle 6.20: Quantenwirkungsgrad und Photoempfindlichkeit der Doppelphotodioden im BN08-Prozeß auf p-Substrat mit optimierten Deckschichten ($\lambda = 638,3\text{ nm}$ und $V_{PD} = 3\text{ V}$)

Tabelle 6.20 faßt die Meßergebnisse zum Quantenwirkungsgrad und zur Photoempfindlichkeit der Doppelphotodioden zusammen. In den folgenden Abbildungen sind die Anstiegs- und Abfallzeiten und die Grenzfrequenzen der Doppelphotodioden in Abhängigkeit von der Sperrspannung dargestellt. Außerdem zeigt die Abbildung 6.45 vier charakteristische Sprungantworten der Doppelphotodioden.

(a) mit Kontaktfingern, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$ (b) mit Kontakttring, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$ (c) mit Kontaktfingern, $C_e \approx 1 \cdot 10^{15} \text{ cm}^{-3}$ (d) mit Kontakttring, $C_e \approx 1 \cdot 10^{15} \text{ cm}^{-3}$ 

(e) mit Kontaktfingern



(f) mit Kontakttring

Abbildung 6.44: Anstiegs- und Abfallzeiten und Grenzfrequenzen der Doppelphotodioden im BN08-Prozeß auf p-Substrat in Abhängigkeit von der Sperrspannung und der Dotierung in der Epitaxieschicht ($\lambda = 638,3 \text{ nm}$ und $R_L = 500 \Omega$)





(a) mit Kontaktfingern, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$ (b) mit Kontaktfingern, $C_e \approx 1 \cdot 10^{15} \text{ cm}^{-3}$ (c) mit Kontaktring, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$ (d) mit Kontaktring, $C_e \approx 1 \cdot 10^{15} \text{ cm}^{-3}$

Abbildung 6.45: Sprungantworten der Doppelphotodioden im BN08-Prozeß auf p-Substrat in Abhängigkeit von der Dotierung in der Epitaxieschicht ($\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)

In Abbildung 6.46 sind schließlich die Dunkelstromverläufe der Doppelphotodioden in Abhängigkeit von der Sperrspannung, von der Dotierung der Epitaxieschicht und von der Temperatur dargestellt. Die Ergebnisse sind mit denen der $n^+/\text{CNW}/\text{PSUB}$ -Photodioden vergleichbar. Der Sperrstrom wird mit zunehmender Sperrspannung, mit abnehmender Dotierung und mit zunehmender Temperatur größer.





(a) mit Kontaktfingern, $T = 30^\circ C$ (b) mit Kontaktfingern, $C_e \approx 1 \cdot 10^{15} \text{ cm}^{-3}$ (c) mit Kontakttring, $T = 30^\circ C$ (d) mit Kontakttring, $C_e \approx 1 \cdot 10^{15} \text{ cm}^{-3}$

Abbildung 6.46: Dunkelstrom der Doppelphotodioden im BN08-Prozeß auf p-Substrat in Abhängigkeit von der Dotierung in der Epitaxieschicht und von der Temperatur bei Variation der Sperrspannung

6.2.4 Zusammenfassung

Abschließend werden die wichtigsten Ergebnisse der vorgestellten Photodioden zusammengefaßt. In den Tabellen sind auch die berechneten Werte der Sperrschichtkapazitäten eingetragen. Es ist zu berücksichtigen, daß die Anstiegs- und Abfallzeiten für blaues Licht mit einem Arbeitswiderstand von 1000Ω ermittelt und die Grenzfrequenzen nicht gemessen, sondern berechnet wurden.

Mit den Finger-Photodioden-Testschaltungen ließen sich für rotes Licht Grenzfrequenzen von über 500 MHz und für blaues Licht Grenzfrequenzen von über 300 MHz auf n-Substrat bzw. 450 MHz auf p-Substrat ($R_L = 1000 \Omega$) erreichen. Mit den Doppelphotodioden-

Testschaltungen ließen sich Grenzfrequenzen von 150 MHz für alle verwendeten Prozesse erzielen. Die n^+ /CNW/PSUB-Photodioden-Testschaltungen erreichten Grenzfrequenzen von 80 MHz.

9-Finger-PD	C_e [cm ⁻³]	t_r [ns]	t_f [ns]	f_{3dB} [MHz]	η [%]	R_S [A/W]	C_j [fF]	I_S [pA]	ARC
C4PH, n-Substrat	$5 \cdot 10^{13}$	0,38	0,90	512	95,0	0,489	30	0,60	mit
C4PH, p-Substrat	$5 \cdot 10^{13}$	0,31	0,82	620	55,0	0,300	30	0,10	ohne
Doppel-PD	C_e [cm ⁻³]	t_r [ns]	t_f [ns]	f_{3dB} [MHz]	η [%]	R_S [A/W]	C_j [fF]	I_S [pA]	ARC
C4PH, n-Substrat	$1 \cdot 10^{15}$	1,78	1,88	160	73,3	0,377	930	-	ohne
C5PA, n-Substrat	$1 \cdot 10^{15}$	2,34	2,40	136	42,4	0,218	910	-	ohne
BN08, p-Substrat	$1 \cdot 10^{15}$	1,57	1,83	152	95,2	0,490	760	0,08	mit
n^+ /cnw/psub-PD	C_e [cm ⁻³]	t_r [ns]	t_f [ns]	f_{3dB} [MHz]	η [%]	R_S [A/W]	C_j [fF]	I_S [pA]	ARC
BN08, p-Substrat	$1 \cdot 10^{15}$	2,18	2,65	80	92,6	0,477	150	0,06	mit

Tabelle 6.21: Meßergebnisse der Photodioden dieser Arbeit für rotes Licht der Wellenlänge $\lambda = 638,3 \text{ nm}$ ($T = 30^\circ \text{ C}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)

Mit Antireflexschichten, die für die entsprechende Wellenlänge optimiert sind, lassen sich für rotes Licht Quantenwirkungsgrade von über 90 % und für blaues Licht von über 70 % erzielen. Die Dunkelströme aller untersuchten Photodioden betragen bei einer Temperatur von 30°C weniger als 1 pA. Die Sperrschichtkapazitäten hängen von der Struktur der Photodioden ab. Die berechneten Werte reichen für eine Sperrspannung von 3 V von 30 fF bei den Finger-Photodioden auf niedrig dotierten Epitaxie-Wafern bis zu 930 fF bei den Doppelphotodioden auf Standardepitaxie-Wafern.

9-Finger-PD	C_e [cm ⁻³]	t_r [ns]	t_f [ns]	f_{3dB} [MHz]	η [%]	R_S [A/W]	C_j [fF]	I_S [pA]	ARC
C4PH, n-Substrat	$1 \cdot 10^{15}$	0,97	1,10	338	67,6	0,215	30	0,60	mit
C4PH, p-Substrat	$1 \cdot 10^{15}$	0,65	0,83	472	40,9	0,132	30	0,10	ohne

Tabelle 6.22: Meßergebnisse der Photodioden dieser Arbeit für blaues Licht der Wellenlänge $\lambda = 400 \text{ nm}$ ($T = 30^\circ \text{ C}$, $R_L = 1000 \Omega$ und $V_{PD} = 3 \text{ V}$)

Bis auf die pin- und Finger-Photodioden können alle vorgestellten Photodioden ohne eine Prozeßmodifikation in Standard-CMOS-Prozessen integriert werden. Die Optimierung der Deckschichten ist zwar eine Prozeßmodifikation. Sie ist aber unabhängig von der

gewählten Technologie nötig, um die Quantenausbeute zu erhöhen. Verglichen mit den in der Literatur vorgestellten Photodetektoren ist für die Photodioden dieser Arbeit maximal nur eine zusätzliche Maske nötig. Dies stellt einen erheblichen Kostenvorteil dar.

Die Wahl des Photodetektors hängt vom zur Verfügung stehenden Prozeß ab. In einem Zweiwanen-CMOS-Prozeß bieten sich die Finger-Photodioden an, sie sind die mit Abstand schnellsten Photodioden und haben zudem die kleinste Sperrschichtkapazität. In CMOS-Prozessen mit selbstjustierenden Wannen können entweder die n^+ /CNW/PSUB-Photodioden oder die Doppelphotodioden eingesetzt werden, je nachdem wie hoch die Anforderungen bezüglich der Grenzfrequenz oder der Sperrschichtkapazität sind.

Mit den in diesem Abschnitt vorgestellten Photodetektoren können in kostengünstigen Standard-CMOS-Prozessen OEICs für optische Speichersysteme realisiert werden.

6.3 DVD-OEICs

In diesem Abschnitt werden die entwickelten Schaltungen vorgestellt. Die Gliederung erfolgt nach Verstärkertypen. Zuerst werden die Ergebnisse zu den Spannungsfolger-OEICs vorgestellt. Im Anschluß daran wird auf die Transimpedanzverstärker-OEICs eingegangen. Die Schaltungen zur Kompensation von Prozeßschwankungen werden ebenfalls in diesem Abschnitt vorgestellt.

Die Dimensionierung der Transistoren wird neben dem Transistorsymbol angegeben. Dabei bezeichnet die obere Zahl die Kanalweite und die untere Zahl die Kanallänge des Transistors. Abbildung 6.47 zeigt die verwendeten Transistorsymbole.




Abbildung 6.47: Verwendete Transistorsymbole

6.3.1 Wichtige Schaltungsmodule

Bevor auf die realisierten OEICs eingegangen wird, werden an dieser Stelle einige Schaltungskomponenten näher betrachtet. Zuerst wird auf die passiven Bauelemente eingegangen. Anschließend werden Schalter und aktive Widerstände betrachtet. Für alle Schaltungsmodule werden die typischen Eigenschaften der CMOS-Varianten diskutiert. Darüberhinaus wird die Realisierung auf dem Wafer, also das Layout, beschrieben.

Integrierte Kapazitäten

Passive Bauelemente sind sehr wichtig in der Analogtechnik. Die Verstärkung eines Verstärkers hängt oft vom Verhältnis von Widerständen oder Kapazitäten ab. In diesem Abschnitt werden integrierte Kapazitäten in CMOS-Technik beschrieben. Die in

diesem Zusammenhang verwendeten Begriffe absolute und relative Genauigkeit werden vorweg näher erläutert. Die absolute Genauigkeit ist ein Maß für die Einstellung eines gewünschten Widerstands- bzw. Kapazitätswertes bei der Prozessierung des Bauelements. Die absolute Genauigkeit nimmt mit größer werdenden Bauelementen zu. Die relative Genauigkeit gibt an, wie gut zwei identische Bauelemente oder das Verhältnis von zwei Bauelementen auf dem gleichen Wafer erzeugt werden können. Bei der relativen Genauigkeit spielt die Plazierung der Bauelemente, aber auch ihre Geometrie eine große Rolle. Auch hier gilt, je größer die Bauelemente, desto besser ist die relative Genauigkeit.

Für die Realisierung von integrierten Kapazitäten wird fast immer Siliziumdioxid als Dielektrikum verwendet, die Elektroden aber können auf unterschiedlichste Weise erhalten werden. So können Metall- oder Polysiliziumflächen und Diffusionsgebiete eingesetzt werden. Integrierte Kapazitäten werden durch folgende Eigenschaften charakterisiert:

- 1) Kapazitätsdichte,
- 2) Temperaturabhängigkeit der Kapazität,
- 3) Spannungsabhängigkeit der Kapazität,
- 4) absolute Genauigkeit,
- 5) relative Genauigkeit und
- 6) parasitäre Effekte.

Je nach Aufbau der Kapazität lassen sich eine oder auch mehrere Eigenschaften optimieren. In Abbildung 6.48 sind vier verschiedene CMOS-kompatible Kapazitäten dargestellt.




Abbildung 6.48: Integrierte Kapazitäten

Die MOS-Kapazität (Abbildung 6.48(a) und Abbildung 6.48(b)) besteht in der Regel aus einem Siliziumgebiet, einer dünnen Siliziumdioxidschicht und einer Metall- bzw. Po-

Polysiliziumschicht. Das Siliziumgebiet kann ein S/D-Gebiet oder eine Wanne sein. Die MOS-Kapazität II ist in jedem CMOS-Prozeß ohne zusätzliche Masken realisierbar. In den früheren Metall-Gate-Prozessen war für die Integration der MOS-Kapazität I keine zusätzliche Maske nötig. In einem Polysilizium-Gate-Prozeß läßt sich die MOS-Kapazität I mit Metall- oder mit Polysilizium-Elektrode allerdings nur mit erheblichem Prozeßaufwand realisieren, da für den Fall der Metall-Elektrode das Dünnoxid definiert werden muß und für den Fall der Polysilizium-Elektrode eine zusätzliche Maske für die Definition der Diffusionselektrode nötig ist, da die Source/Drain-Diffusion (bzw. -Implantation) erst nach der Polysiliziumabscheidung erfolgt (selbstjustierender Prozeß).

Die Kapazität der MOS-Struktur ist von der angelegten Spannung abhängig. Das $C(U)$ -Verhalten wird in Abbildung 6.49 wiedergegeben. Bei einer Spannung von $U_{GB} < V_{FB}$ (U_{GB} bezeichnet dabei die Spannung zwischen der Polysilizium-Elektrode und dem p-Halbleitergebiet, V_{FB} ist die Flachbandspannung) liegt an der Halbleiteroberfläche Akkumulation vor. Der Kapazitätswert berechnet sich wie folgt:

$$C_{GB} = C_{ox} = \frac{\varepsilon_0 \cdot \varepsilon_{ox}}{d_{ox}} \cdot A = C'_{ox} \cdot A, \quad (6.7)$$

mit C'_{ox} : flächenspezifische Oxidkapazität,

ε_{ox} : Dielektrizitätszahl von Siliziumdioxid,

A : Fläche der Kapazität und

d_{ox} : Dicke des Siliziumdioxids.




Abbildung 6.49: Spannungsabhängigkeit der MOS-Struktur [39]

Bei positiver Vorspannung der Polysilizium-Elektrode mit $U_{GB} > V_{FB}$ befindet sich die Halbleiteroberfläche im Verarmungszustand. Die Kapazität wird kleiner, da infolge der

Verarmungszone die Dicke des 'Isolators' um die Weite x_d der Verarmungszone größer geworden ist. Die Gesamtkapazität berechnet sich aus der Reihenschaltung der Oxidkapazität C_{ox} und der spannungsabhängigen Sperrschichtkapazität C_j :

$$C_{GB} = \frac{C_j \cdot C_{ox}}{C_j + C_{ox}} . \quad (6.8)$$

Die Sperrschichtkapazität berechnet sich dabei wie folgt (Depletion-Approximation):

$$C_j = \frac{\varepsilon_0 \cdot \varepsilon_{Si}}{x_d} \cdot A . \quad (6.9)$$

Wird die Spannung der Polysilizium-Elektrode weiter erhöht, und zwar auf einen Wert $U_{GB} > V_T$, so setzt der Zustand der starken Inversion ein. Die Kapazität wird mit zunehmender Spannung U_{GB} wieder größer, bis der Wert von C_{ox} erreicht wird. Dies ist allerdings nur für eine niederfrequente Änderung der Spannung der Fall. Die absolute Genauigkeit von MOS-Kapazitäten wird durch Schwankungen der Oxiddicke bestimmt und liegt bei 15%.

Stehen zwei Polysiliziumlagen zur Verfügung, so kann man eine Poly-Poly-Kapazität realisieren (Abbildung 6.48(c)). Die beiden Polysiliziumlagen werden durch eine dünne Siliziumdioxid-Schicht isoliert. Der große Vorteil dieser Struktur ist die Spannungsunabhängigkeit der Kapazität. Je nach Anwendung müssen aber die parasitären Kapazitäten zum Substrat berücksichtigt werden. Verwendet man anstelle der oberen Poly-Elektrode eine Metall-Elektrode, so erhält man eine Metall-Poly-Kapazität (Abbildung 6.48(d)) mit ähnlichen Eigenschaften, allerdings mit größeren Streukapazitäten, da das Dielektrikum zwischen Polysilizium und Metall im allgemeinen nicht hinreichend dünn ist. Der Wert der Poly-Poly- bzw. der Metall-Poly-Kapazität berechnet sich im allgemeinen wie folgt:

$$C_{ox} = \frac{\varepsilon_0 \cdot \varepsilon_{ox}}{d_{ox}} \cdot A = C'_{ox} \cdot A . \quad (6.10)$$

Tabelle 6.23 faßt die wichtigsten Eigenschaften von integrierten Kapazitäten in CMOS-Technologie zusammen.

Kapazität	Kapazitätsbelag [fF/ μm^2]	absolute Genauigkeit [%]	relative Genauigkeit [%]	Temperaturkoeffizient [ppm/ $^\circ\text{C}$]	Spannungskoeffizient [ppm/V]
MOS	0,35 – 0,5	15	0,06	25	–20
Poly-Poly	0,3 – 0,4	20	0,06	25	–5
Metall-Poly	0,3 – 0,4	25	0,06	25	–5

Tabelle 6.23: Zusammenfassung der wichtigsten Eigenschaften von integrierten Kapazitäten in CMOS-Technologie [40, 41]

In Abbildung 6.50 sind schließlich die Layouts der in dieser Arbeit verwendeten Kapa-




Abbildung 6.50: Layouts von integrierten Kapazitäten

zitäten dargestellt. Im C4PH-CMOS-Prozeß wurde die MOS-Kapazität eingesetzt (Abbildung 6.50(a)), da nur eine Polysiliziumschicht zur Verfügung stand. Im C5PA-CMOS-Prozeß kam die Poly-Poly-Kapazität zum Einsatz (Abbildung 6.50(b)), ebenso im BN08-BiCMOS-Prozeß (Abbildung 6.50(c)).

MOS-Schalter

Bei der Realisierung der Transimpedanzverstärker mit einer Verstärkungsumschaltung, wurden MOSFETs als Schalter eingesetzt. Es kamen nur NMOS-Transistoren zum Einsatz, da PMOS-Transistoren bei gleichen Dimensionen einen kleineren Strom führen. Ein idealer Schalter hat einen unendlichen AUS-Widerstand und einen EIN-Widerstand gleich Null. Der NMOS-Transistor hat im gesperrten Zustand einen Widerstand von $10^{12} \Omega$, erfüllt also die Bedingung eines sehr großen AUS-Widerstandes. Für den EIN-Zustand wird das Gate möglichst auf die positive Versorgungsspannung gelegt. Da der EIN-Widerstand klein sein soll, folgt für den NMOS-Transistor, daß die Drain-Source-Spannung u_{DS} ebenfalls klein sein muß. Der Transistor befindet sich also im linearen Bereich. In diesem berechnet sich der Drainstrom i_{DS} wie folgt:

$$i_{DS} = \mu_n C'_{ox} \frac{W}{L} \left((u_{GS} - V_T) u_{DS} - \frac{u_{DS}^2}{2} \right), \quad (6.11)$$

für $0 < u_{DS} < (u_{GS} - V_T)$,

mit C'_{ox} : flächenspezifische Oxidkapazität,

V_T : Schwellenspannung und

W, L : Kanalweite und -länge.

Der Kanalwiderstand ist für $u_{GS} > V_T$ und kleine u_{DS} gegeben durch:

$$R_{EIN} = \frac{1}{\delta i_D / \delta u_{DS}} = \frac{L}{\mu_n C'_{ox} W (u_{GS} - V_T - u_{DS})} \approx \frac{L}{\mu_n C'_{ox} W (u_{GS} - V_T)}. \quad (6.12)$$

Der Widerstand des NMOS-Schalters kann also durch das W/L-Verhältnis und durch die Gate-Source-Spannung u_{GS} eingestellt werden.

Aktive Widerstände

Passive Widerstände beanspruchen in einem digitalen CMOS-Prozeß (in dem kein hochohmiges Polysilizium zur Verfügung steht) eine große Chipfläche. Alternativ werden in solchen Prozessen MOSFETs als aktive Widerstände eingesetzt. Einfache aktive MOS-Widerstände, bei denen die Gatespannung nicht einstellbar ist, erhält man durch die Verbindung von Drain und Gate (Abbildung 6.51(a) und 6.51(b)). Die $i(u)$ -Kennlinie




Abbildung 6.51: Aktive MOS-Widerstände mit Ersatzschaltbild und $i(u)$ -Kennlinie

des NMOS-Widerstandes (W/L-Verhältnis = 1,5/4,5) ist in Abbildung 6.51(d) dargestellt. Der Transistor arbeitet im Sättigungsbereich, in dem für den Strom folgendes gilt (unter Vernachlässigung der Kanallängenmodulation):

$$i = i_{DS} = \mu_n C'_{ox} \frac{W}{2L} (u_{GS} - V_T)^2 . \quad (6.13)$$

Für die Spannung des aktiven Widerstandes gilt:

$$u = u_{GS} = u_{DS} = V_T + \sqrt{\frac{2i_{DS}L}{\mu_n C'_{ox}W}} . \quad (6.14)$$

Der Kleinsignalwiderstand beider Schaltungen läßt sich aus dem Ersatzschaltbild in Abbildung 6.51(c) für $u_{BS} = 0$ berechnen (mit $g_m > g_{ds}$):

$$r = \frac{1}{g} = \frac{1}{g_m + g_{ds}} \approx \frac{1}{g_m} . \quad (6.15)$$

Die Steilheit g_m berechnet sich im Sättigungsbereich wie folgt:

$$g_m = \frac{\delta i_{DS}}{\delta u_{GS}} = \mu_n C'_{ox} \frac{W}{L} (u_{GS} - V_T) . \quad (6.16)$$

Der Kleinsignalwiderstand hängt also von den Großsignalvariablen ab und kann durch geeignete Dimensionierung eingestellt werden. Die aktiven Widerstände mit Drain-Gate-Kurzschluß werden häufig in MOS-Spannungsteilern eingesetzt.

In den Spannungsfolger-OEICs mußten selektierbare Widerstände realisiert werden (für verschiedene Verstärkungsstufen). Hierfür wurden MOSFETs verwendet, die durch eine geeignete Wahl der Gate-Spannung selektiert wurden. Der Kanal eines MOSFETs im linearen Bereich hat einen Schichtwiderstand von $2 - 5 \text{ k}\Omega/\square$. Dieser Wert kann durch die Gate-Source-Spannung eingestellt werden. Dabei muß die Drain-Source-Spannung klein sein ($u_{DS} < (u_{GS} - V_T)$). Der Transistor arbeitet im linearen Bereich. Für den Kleinsignalwiderstand gilt Gl. 6.12 aus Abschnitt 6.3.1.

6.3.2 Spannungsfolger-OEICs

Wie bereits erwähnt standen im C4PH-Prozeß nur spannungsabhängige MOS-Kapazitäten (vgl. CV-Kurve) zur Verfügung. Aus diesem Grunde konnten mit diesem Prozeß keine Transimpedanzverstärker realisiert werden, die alle Spezifikationen für DVD-Systeme erfüllen. Im C4PH-Prozeß mußte deshalb auf PIN-Spannungsfolger-OEICs zurückgegriffen werden. Ein Spannungsfolger (Impedanzwandler) hat eine hohe Eingangsimpedanz und eine niedrige Ausgangsimpedanz. Operationsverstärker sind also sehr gut geeignet für den Einsatz als Impedanzwandler. Das Eingangssignal sollte bei einem Impedanzwandler sowohl bezüglich der Phase als auch bezüglich der Amplitude unverändert bleiben, die Verstärkung sollte also gleich 1 sein. Impedanzwandler werden bei hochohmigen Signalquellen (wie Photodioden), die an niederohmige Verbraucher angeschlossen werden, eingesetzt, da diese nur kleine Signalströme liefern können. Der Impedanzwandler übernimmt die Lieferung des benötigten Stroms.




Abbildung 6.52: Spannungsfolger mit Photodiode

In Abbildung 6.52 ist ein unbelasteter Spannungsfolger mit Photodiode am nichtinvertierenden Eingang dargestellt, wobei für die Photodiode das vereinfachte Ersatzschaltbild eingesetzt wurde. Der Ausgang wird direkt auf den invertierenden Eingang rückgekoppelt (vollständige Gegenkopplung). Die Übertragungsfunktion ergibt sich zu:

$$G(\omega) = \frac{U_A}{U_E} = \frac{V(\omega)}{1 + V(\omega)}, \quad (6.17)$$

wobei für die Verstärkung eines Operationsverstärkers $V(\omega)$ in guter Näherung gilt [42]:

$$V(\omega) = \frac{U_a}{U_e} = \frac{V_0}{1 + j\omega \frac{V_0}{\omega_T}}, \quad (6.18)$$

mit V_0 : Gleichspannungsverstärkung und

$$f_T = \frac{\omega_T}{2\pi} : \text{Transitfrequenz.}$$

Damit läßt sich die Übertragungsfunktion für $\omega \ll \omega_T$ schreiben als:

$$G(\omega) = \frac{U_A}{U_E} = \frac{1}{1 + j\frac{\omega}{\omega_T}} \approx 1. \quad (6.19)$$

Abbildung 6.53 stellt einen Kanal der realisierten Spannungsfolger-OEICs vereinfacht dar. Es wurden verschiedene Operationsverstärker eingesetzt. Desweiteren wurden die Arbeitswiderstände, die alle aus MOSFETs aufgebaut sind, variiert. Insgesamt werden vier verschiedene Spannungsfolger-OEICs auf n-Substrat vorgestellt, wobei einer dieser OEICs eine höhere Empfindlichkeit aufweist. Im folgenden wird der allgemeine Aufbau der OEICs erläutert. Im Anschluß daran werden die einzelnen OEICs betrachtet.




Abbildung 6.53: 1 Kanal der Spannungsfolger-OEICs in vereinfachter Darstellung

Die Kathode der Photodiode liegt auf V_{DD} , die Anode ist mit den selektierbaren Arbeitswiderständen und mit dem nichtinvertierenden Eingang des Operationsverstärkers verbunden. Über eine Umschaltlogik mit nachgeschalteten Buffern (bestehend aus je zwei Invertern) wird die gewünschte Verstärkung selektiert. Bei den Buffern wird durch die Kompensationsschaltung das Potential, das die Arbeitswiderstände (MOSFETs) als Gate-Potential erhalten, eingestellt und etwaigen Prozeßschwankungen angepaßt. Der Widerstand R_L und die Kapazität C_L stellen die externe Last dar.

Im folgenden wird der allgemeine Aufbau des Operationsverstärkers erläutert. Die einzelnen OEICs unterscheiden sich in der Dimensionierung der Bauelemente. Das allgemeine Schaltbild der Operationsverstärker dieser OEICs ist in Abbildung 6.54 dargestellt. Der zweistufige CMOS-Operationsverstärker besteht aus einer Differenzeingangsstufe (M1 und M2) mit einem Stromspiegel als aktive Last (M3 und M4) und einer PMOS-Ausgangsstufe (Inverter aus M6 und M7). Der Transistor M5 stellt die Stromsenke des Differenzverstärkers dar. Der Bias-Block repräsentiert die Schaltung zum Einstellen des Arbeitspunktes der Stromsenken M5 und M7. Die interne Kompensation besteht aus dem Widerstand R_C und der Kapazität C_C . Das Differenzeingangssignal wird durch den Differenzverstärker verstärkt, wobei durch den Stromspiegel M3/M4 eine 'Differential-to-single-ended'-Konversion erfolgt. Das Signal im Knoten N3 wird durch die Ausgangsstufe nochmals verstärkt.




Abbildung 6.54: Schaltbild des Operationsverstärkers der Spannungsfolger-OEICs

Die einzelnen Blöcke der Spannungsfolger-OEICs werden im folgenden für die realisierten

Schaltungen beschrieben.

Spannungsfolger-OEIC SFTSCN1

Das Schaltbild des Operationsverstärkers dieses OEICs ist in Abbildung 6.55 dargestellt. Die interne Kompensationskapazität C_C wurde auf einen Wert von 10,4 pF und der interne Kompensationswiderstand R_C wurde auf 1 k Ω gesetzt. Die durch NMOS-Transistoren rea-




Abbildung 6.55: Schaltbild des Operationsverstärkers des OEICs SFTSCN1

lisierten Arbeitswiderstände der Spannungsfolger-OEICs SFTSCN1 und SFTSCN3 sind in Abbildung 6.56 für die schnellen Kanäle und in Abbildung 6.57 für die empfindlichen Kanäle dargestellt. Die realisierten Widerstandswerte sind 20 k Ω bzw. 200 k Ω für die hohe, 6 k Ω bzw. 60 k Ω für die mittlere und 2 k Ω bzw. 20 k Ω für die niedrige Verstärkung.




Abbildung 6.56: Schaltbild der aktiven Widerstände für die schnellen Kanäle der OEICs SFTSCN1 und SFTSCN3

Der Transistor M14 stellt den aktiven Widerstand für die hohe Verstärkung dar. Für die mittlere Verstärkung werden die Transistoren M15a-c zusätzlich aktiviert, so daß sich der resultierende Widerstand als Parallelschaltung von M14 und M15a-c ergibt. Für die niedrige Verstärkung werden die Transistoren M16a-h zusätzlich selektiert, so daß sich der Gesamtwiderstand nun als die Parallelschaltung $M14 \parallel M15a-c \parallel M16a-g$ ergibt.




Abbildung 6.57: Schaltbild der aktiven Widerstände für die empfindlichen Kanäle der OEICs SFTSCN1 und SFTSCN3

Für die Selektion der Arbeitswiderstände (NMOS-Transistoren) wurde eine Umschaltlogik verwendet. Die Umschaltlogik der Spannungsfolger-OEICs SFTSCN1 und SFTSCN3 ist in Abbildung 6.58 dargestellt. Die Ausgänge werden mit Ausnahme von N10A nicht separat aktiviert, sondern in Kombination. Dabei ist der Ausgang N10A immer aktiv und damit die hohe Verstärkung immer selektiert.

Die Ausgänge N11A und N12A werden je nach gewünschter Verstärkung zusätzlich aktiviert. Legt man den Gain-Eingang auf Nullpotential, so leitet der Transistor M23 und Knoten N22 geht auf einen HIGH-Pegel. Dieser wird durch den CMOS-Inverter (M25 und M26) invertiert und erscheint als LOW-Pegel am Ausgang N12A. Der Transistor M24 befindet sich im Sperrzustand. Der Knoten N23p liegt dadurch auf einem HIGH-Pegel. Die




Abbildung 6.58: Schaltbild der Umschaltlogik WIDSWITCHCOM zur Auswahl von drei Verstärkungen

Knoten N22 und N23 bilden auch die beiden Eingänge der NAND-Schaltung (M27-M30). Da sie beide auf HIGH-Pegel liegen, ist der Ausgang N11A auf einem Low-Pegel.

Für die Aktivierung des Ausgangs N11A wird der Gain-Eingang auf eine Spannung von 2,5 V gelegt. Der Transistor M24 leitet und zieht den Knoten N23p auf einen LOW-Pegel. Der Transistor M23 leitet ebenfalls und zieht den Knoten N22 auf einen HIGH-Pegel. Dieser wird invertiert und erscheint als LOW-Pegel am Ausgang N12A. Der Ausgang N11A dagegen liegt jetzt auf einem HIGH-Pegel, da der Knoten N23p (Eingang der NAND-Schaltung) auf einem LOW-Pegel liegt.

Gain	N10A	N11A	N12A
0 V	5 V	60 mV	0 V
2,5 V	5 V	5 V	0 V
5 V	5 V	5 V	4,83 V

Tabelle 6.24: Pegeltabelle der Umschaltlogik WIDSWITCHCOM

Für die zusätzliche Aktivierung des Ausgangs N12A muß schließlich an den GAIN-Eingang eine Spannung von 5 V angelegt werden. Der Transistor M23 sperrt, dadurch liegt der Knoten N22 auf einem LOW-Pegel. Dieser wird invertiert und erscheint als HIGH-Pegel am Ausgang N12A. Der Ausgang N11A liegt auf einem HIGH-Pegel, weil beide Eingänge der NAND-Schaltung auf einem LOW-Pegel liegen (Knoten N23p und N22). Die Tabelle 6.24 faßt die drei Fälle zusammen.




Abbildung 6.59: Schaltbild der Buffer der OEICs SFTSCN1 und SFTSCN3





Abbildung 6.60: Schaltbild der Kompensationsschaltung des OEICs SFTSCN1

Den Ausgängen der Umschaltlogik sind Buffer nachgeschaltet (siehe Abbildung 6.59). Diese bestehen aus zwei hintereinander geschalteten Invertern. Das Source-Potential der PMOS-Transistoren der Inverter wird durch eine Kompensationsschaltung eingestellt. Wird ein Buffer aktiviert, so liegt dieses Potential an seinem Ausgang und somit am Gate des selektierten aktiven Widerstands.


Im folgenden wird die Funktionsweise der Kompensationsschaltung des OEICs SFTSCN1 erläutert (siehe Abbildung 6.60). Die Schaltung besteht aus einem Referenzwiderstand ($R_{C2} = 2\text{ k}\Omega$) und den aktiven Widerständen, wie sie für die I/U-Wandlung am Eingang des OEICs eingesetzt werden. Alle Eingänge der aktiven Widerstände sind kurzgeschlossen (siehe auch Abbildung 6.56), so daß sie ebenfalls einen Widerstand von $2\text{ k}\Omega$ haben. Durch den Referenz- und den aktiven Widerstand fließen Ströme gleicher Größe (realisiert durch die Stromquellen M26 und M27). Im Normalfall sind die Potentiale der beiden Eingänge des Operationsverstärkers gleich. Sollte sich der Widerstandswert des aktiven Widerstandes aufgrund von Prozeßschwankungen ändern, so ändert sich das Potential am Eingang des Operationsverstärkers ebenfalls. Der Operationsverstärker wirkt dieser Änderung entgegen und stellt sein Ausgangspotential entsprechend ein, so daß die Potentialdifferenz zwischen seinen Eingängen gleich Null wird. Die Kompensationsschaltungen der anderen Spannungsfolger-OEICs sind ähnlich aufgebaut.

In den Abbildungen 6.61(a) und 6.61(b) sind die Frequenzgänge eines schnellen und eines empfindlichen Kanals des OEICs SFTSCN102 und in den Abbildungen 6.61(c) und 6.61(d) die entsprechenden Frequenzgänge des OEICs SFTSCN104 dargestellt. Die Abbildungen 6.61(e) und 6.61(f) zeigen die Chipphotos der beiden OEICs.


Die Meßergebnisse des OEICs SFTSCN102 für rotes Licht sind in Tabelle 6.25 zusammengefaßt. Die Offsetspannungen wurden durch mehrere Layoutmaßnahmen verringert. Die vier schnellen und die vier empfindlichen Kanäle erhielten jeweils eine gemeinsame Bias-Schaltung. Im Signalpfad wurden keine Polysiliziumbahnen verwendet, um etwaige unerwünschte Spannungsfälle zu vermeiden. Die Meßergebnisse des OEICs SFTSCN104 für blaues Licht sind schließlich in Tabelle 6.26 zusammengefaßt.




(a) SFTSCN102, schneller Kanal




(b) SFTSCN102, empfindlicher Kanal




(c) SFTSCN104, schneller Kanal



(d) SFTSCN104, empfindlicher Kanal



(e) SFTSCN102



(f) SFTSCN104

Abbildung 6.61: Amplitudengänge und Chippotos der Spannungsfolger-OEICs SFTSCN102 für $\lambda = 638,3 \text{ nm}$ und SFTSCN104 für $\lambda = 400 \text{ nm}$ ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$)

Größe	min.	typ.	max.	Einheit	Bemerkungen
Offset-Spannung: A-D	0,6	4,5	12,7	mV	ohne Last, ohne Licht
Offset-Spannung: E1-F2	0,3	5,3	12,4	mV	ohne Last, ohne Licht
Empfindlichkeit: A-D hohe Verstärkung	-	13,3	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	4,5	-	mV/ μ W	
niedrige Verstärkung	-	1,4	-	mV/ μ W	
Empfindlichkeit: E-H hohe Verstärkung	-	120,0	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	31,0	-	mV/ μ W	
niedrige Verstärkung	-	9,4	-	mV/ μ W	
3dB-Frequenz: A-D hohe Verstärkung	20,1	25,1	26,1	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	33,1	37,2	39,2	MHz	
niedrige Verstärkung	36,6	42,6	43,6	MHz	
3dB-Frequenz: E1-F2 hohe Verstärkung	1,8	2,6	3,2	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	5,2	5,9	6,7	MHz	
niedrige Verstärkung	8,9	10,6	11,2	MHz	
$\pm 2,5$ ns-Gruppenlaufzeit: hohe Verstärkung	-	10,5	-	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ (nur A-D)
mittlere Verstärkung	-	10,9	-	MHz	
niedrige Verstärkung	-	10,5	-	MHz	
Rauschen: A-D hohe Verstärkung	-90,7	-89,7	-88,6	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-91,8	-91,3	-90,5	dBm	
niedrige Verstärkung	-92,0	-91,5	-90,9	dBm	
Rauschen: E-H hohe Verstärkung	-92,1	-89,0	-88,0	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-92,5	-89,2	-88,2	dBm	
niedrige Verstärkung	-92,6	-89,3	-89,0	dBm	
Leistungsaufnahme	-	70	-	mW	
Chipfläche	-	1,7 · 1,6	-	mm ²	

Tabelle 6.25: Meßergebnisse des Spannungsfolger-OEICs SFTSCN102 mit ganzflächigen pin-Photodioden ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$)

Die Empfindlichkeit des OEICs SFTSCN102 wurde durch den Einsatz von Antireflexschichten auf 13,3 mV/ μ W bei 638 nm erhöht. Aufgrund eines flächensparenden Layouts konnte auch die Chipfläche klein gehalten werden. Aufgrund der Meßergebnisse ist dieser OEIC für den Einsatz in 2 \times -Speed-DVD-Systemen gut geeignet.

Größe	min.	typ.	max.	Einheit	Bemerkungen
Offset-Spannung: A-D	0,4	5,6	12,9	mV	ohne Last, ohne Licht
Offset-Spannung: E1-F2	0,1	6,6	11,8	mV	ohne Last, ohne Licht
Empfindlichkeit: A-D hohe Verstärkung	-	4,7	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	1,4	-	mV/ μ W	
niedrige Verstärkung	-	0,38	-	mV/ μ W	
Empfindlichkeit: E-H hohe Verstärkung	-	44,3	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	14,7	-	mV/ μ W	
niedrige Verstärkung	-	4,3	-	mV/ μ W	
3dB-Frequenz: A-D hohe Verstärkung	23,9	24,4	25,1	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	31,1	36,3	38,7	MHz	
niedrige Verstärkung	37,6	38,6	40,9	MHz	
3dB-Frequenz: E1-F2 hohe Verstärkung	0,9	0,9	0,9	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	2,9	3,4	3,9	MHz	
niedrige Verstärkung	7,6	8,1	9,2	MHz	
$\pm 2,5 \text{ ns}$ -Gruppenlaufzeit: hohe Verstärkung	-	13,6	-	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ (nur A-D)
mittlere Verstärkung	-	12,5	-	MHz	
niedrige Verstärkung	-	12,8	-	MHz	
Rauschen: A-D hohe Verstärkung	-90,7	-89,6	-88,6	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-91,8	-90,9	-90,9	dBm	
niedrige Verstärkung	-92,0	-91,3	-90,9	dBm	
Rauschen: E-H hohe Verstärkung	-89,8	-88,7	-87,7	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-89,9	-88,8	-87,8	dBm	
niedrige Verstärkung	-90,4	-88,9	-88,0	dBm	
Leistungsaufnahme	-	70	-	mW	
Chipfläche	-	$1,7 \cdot 1,6$	-	mm ²	

Tabelle 6.26: Meßergebnisse des Spannungsfolger-OEICs SFTSCN104 mit 9-Finger-Photodioden ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 400 \text{ nm}$)

Die Empfindlichkeit des OEICs SFTSCN104 wurde durch den Einsatz von Antireflexschichten auf $4,7 \text{ mV}/\mu\text{W}$ bei 400 nm erhöht. Aufgrund eines flächensparenden Layouts konnte auch die Chipfläche klein gehalten werden. Aufgrund der Meßergebnisse ist auch dieser OEIC für den Einsatz in $2\times$ -Speed-DVD-Systemen gut geeignet.

Spannungsfolger-OEIC SFTSCN3

Der Spannungsfolger-OEIC SFTSCN3 ist vom Aufbau her identisch mit dem OEIC SFTSCN1. Allerdings ist der Operationsverstärker anders dimensioniert worden, so daß die Leistungsaufnahme reduziert wurde. Die interne Kompensation wurde, wie beim Operationsverstärker des OEICs SFTSCN1, erhöht. Die Arbeitspunkteinstellung der Stromsenken M5 und M7 wurde geändert. Darüberhinaus wurden alle Kanallängen (mit Ausnahme der Eingangstransistoren) auf $2\ \mu\text{m}$ gesetzt. Bei der Stromspiegellast der Differenzstufe erforderte dies eine Erhöhung der Kanalweite. Das Schaltbild des Operationsverstärkers dieses OEICs ist in Abbildung 6.62 dargestellt.






Abbildung 6.62: Schaltbild des Operationsverstärkers des OEICs SFTSCN3

In den Abbildungen 6.63(a) und 6.63(b) sind die Frequenzgänge eines schnellen und eines empfindlichen Kanals des OEICs SFTSCN302 und in den Abbildungen 6.63(c) und 6.63(d) die entsprechenden Frequenzgänge des OEICs SFTSCN304 dargestellt. Die Abbildungen 6.63(e) und 6.63(f) zeigen die Chipphotos der beiden OEICs.


Die Meßergebnisse des OEICs SFTSCN302 sind in Tabelle 6.27 zusammengefaßt. Die Offsetspannungen wurden durch Layoutmaßnahmen verringert, die auch bei den OEICs der Serie SFTSCN1 angewendet wurden. Die Meßergebnisse des OEICs SFTSCN304 für blaues Licht sind schließlich in Tabelle 6.28 zusammengefaßt.




(a) SFTSCN302, schneller Kanal




(b) SFTSCN302, empfindlicher Kanal




(c) SFTSCN304, schneller Kanal



(d) SFTSCN304, empfindlicher Kanal



(e) SFTSCN302



(f) SFTSCN304

Abbildung 6.63: Amplitudengänge und Chipphotos der Spannungsfolger-OEICs SFTSCN302 für $\lambda = 638,3 \text{ nm}$ und SFTSCN304 für $\lambda = 400 \text{ nm}$ ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$)

Größe	min.	typ.	max.	Einheit	Bemerkungen
Offset-Spannung: A-D	0,2	3,8	13,5	mV	ohne Last, ohne Licht
Offset-Spannung: E1-F2	0,8	5,8	11,6	mV	ohne Last, ohne Licht
Empfindlichkeit: A-D hohe Verstärkung	-	12,6	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	3,5	-	mV/ μ W	
niedrige Verstärkung	-	1,2	-	mV/ μ W	
Empfindlichkeit: E-H hohe Verstärkung	-	109,1	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	30,0	-	mV/ μ W	
niedrige Verstärkung	-	9,7	-	mV/ μ W	
3dB-Frequenz: A-D hohe Verstärkung	19,4	24,9	25,7	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	31,0	33,6	37,2	MHz	
niedrige Verstärkung	36,0	37,1	39,9	MHz	
3dB-Frequenz: E1-F2 hohe Verstärkung	1,8	2,6	3,2	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	4,8	5,5	6,3	MHz	
niedrige Verstärkung	9,7	13,3	14,4	MHz	
$\pm 2,5 \text{ ns}$ -Gruppenlaufzeit: hohe Verstärkung	-	10,8	-	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ (nur A-D)
mittlere Verstärkung	-	11,1	-	MHz	
niedrige Verstärkung	-	10,4	-	MHz	
Rauschen: A-D hohe Verstärkung	-86,6	-85,8	-84,8	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-91,0	-90,2	-89,3	dBm	
niedrige Verstärkung	-91,5	-91,2	-90,5	dBm	
Rauschen: E-H hohe Verstärkung	-89,2	-88,3	-87,3	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-89,5	-88,5	-87,5	dBm	
niedrige Verstärkung	-89,9	-88,6	-87,9	dBm	
Leistungsaufnahme	-	55	-	mW	
Chipfläche	-	$1,7 \cdot 1,6$	-	mm^2	

Tabelle 6.27: Meßergebnisse des Spannungsfolger-OEICs SFTSCN302 mit ganzflächigen pin-Photodioden ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$)

Der OEIC SFTSCN302 hat aufgrund des Einsatzes von Antireflexschichten eine sehr gute Empfindlichkeit. Die Chipfläche ist ebenfalls klein. Aufgrund der anderen Meßergebnisse ist dieser OEIC für den Einsatz in $2\times$ -Speed-DVD-Systemen gut geeignet. Durch die Vergrößerung der Kanallängen der Transistoren konnte auch die Leistungsaufnahme gesenkt

werden.

Größe	min.	typ.	max.	Einheit	Bemerkungen
Offset-Spannung: A-D	0,2	4,5	12,5	mV	ohne Last, ohne Licht
Offset-Spannung: E1-F2	2,4	6,5	14,0	mV	ohne Last, ohne Licht
Empfindlichkeit: A-D					
hohe Verstärkung	-	4,9	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	1,6	-	mV/ μ W	
niedrige Verstärkung	-	0,4	-	mV/ μ W	
Empfindlichkeit: E-H					
hohe Verstärkung	-	50,0	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	14,3	-	mV/ μ W	
niedrige Verstärkung	-	4,6	-	mV/ μ W	
3dB-Frequenz: A-D					
hohe Verstärkung	21,8	22,4	22,8	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	28,6	28,6	28,9	MHz	
niedrige Verstärkung	32,3	32,4	32,7	MHz	
3dB-Frequenz: E1-F2					
hohe Verstärkung	0,8	0,9	0,9	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	2,5	3,3	3,6	MHz	
niedrige Verstärkung	6,8	7,0	7,3	MHz	
$\pm 2,5 \text{ ns}$ -Gruppenlaufzeit:					
hohe Verstärkung	-	12,5	-	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ (nur A-D)
mittlere Verstärkung	-	12,7	-	MHz	
niedrige Verstärkung	-	12,6	-	MHz	
Rauschen: A-D					
hohe Verstärkung	-90,3	-89,7	-89,0	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-91,1	-90,6	-90,1	dBm	
niedrige Verstärkung	-92,1	-91,2	-90,3	dBm	
Rauschen: E-H					
hohe Verstärkung	-89,3	-88,6	-88,4	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-91,1	-90,6	-88,5	dBm	
niedrige Verstärkung	-92,2	-91,2	-88,9	dBm	
Leistungsaufnahme	-	55	-	mW	
Chipfläche	-	$1,7 \cdot 1,6$	-	mm ²	

Tabelle 6.28: Meßergebnisse des Spannungsfolger-OEICs SFTSCN304 mit 9-Finger-Photodioden ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 400 \text{ nm}$)

Auch der OEIC SFTSCN304 hat aufgrund des Einsatzes von Antireflexschichten auch sehr gute Empfindlichkeit. Die Chipfläche ist ebenfalls klein. Aufgrund der anderen Meßergebnisse ist dieser OEIC für den Einsatz in $2\times$ -Speed-DVD-Systemen gut geeignet. Durch

die Vergrößerung der Kanallängen der Transistoren konnte auch die Leistungsaufnahme dieses OEICs gesenkt werden.

Spannungsfolger-OEIC SFTSCN3LIN

Für den Spannungsfolger-OEIC SFTSCN3LIN wurde der Operationsverstärker des OEICs SFTSCN3 verwendet. Das Schaltbild des Operationsverstärkers dieses OEICs ist in Abbildung 6.62 dargestellt. Im Gegensatz zum OEIC SFTSCN3 wurden die verschiedenen Arbeitswiderstände nicht durch Parallelschaltung von mehreren NMOS-Transistoren sondern durch die Aktivierung von einzelnen MOSFETs realisiert. Die Selektierung der Arbeitswiderstände erfolgte mittels der Umschaltlogik WIDSWITCH. Zunächst wird der Aufbau dieser Umschaltlogik erläutert. Das Schaltbild der Umschaltlogik ist in Abbildung 6.64 dargestellt. Die Transistoren M21 und M22 bilden einen Spannungsteiler, der ohne äußere angelegte Spannung am Gain-Eingang, ein Potential von 2,3 V einstellt.




Abbildung 6.64: Umschaltlogik WIDSWITCH zur Auswahl von drei Verstärkungen

Dieses Potential bildet das Eingangssignal für den NMOS-Inverter (bestehend aus M24 und M31) und den PMOS-Inverter (bestehend aus M23 und M32). Der NMOS-Inverter liefert einen LOW-Pegel am Knoten N23p, während der PMOS-Inverter einen HIGH-Pegel am Knoten N22 liefert. Dieser wird durch den CMOS-Inverter (bestehend aus M25 und M26) in einen LOW-Pegel am Knoten N25A gewandelt.

Das NOR-Gatter (bestehend aus M27 - M30) liefert aufgrund der beiden LOW-Pegel an den Eingängen einen HIGH-Pegel am Ausgangsknoten N24A. Der Knoten N25A liegt auf einem LOW-Pegel, ebenso der Knoten N23A, da durch die beiden CMOS-Inverter (bestehend aus M33 und M34 bzw. M35 und M36) eine zweimalige Invertierung des LOW-Pegels von Knoten N23p erfolgt. Damit wäre der Fall für die Aktivierung des Ausgangs N24A

beschrieben. Zur Aktivierung des Ausgangs N23A ist eine Spannung von 0 V am Gain-Eingang nötig. Diese bewirkt einen HIGH-Pegel am Knoten N23p, der nach zweimaliger Invertierung wieder als HIGH-Pegel am Ausgang N23A erscheint. Der Ausgang N24A liegt auf einem LOW-Pegel, da der Knoten N23p, der ein Eingangsknoten des NOR-Gatters ist, einen HIGH-Pegel hat. Der Ausgang N25A liegt auf einem LOW-Pegel, da der HIGH-Pegel von Knoten N22 invertiert wird (durch M25 und M26).

Gain	N23A	N24A	N25A
0 V	5 V	24 mV	0 V
2,5 V	0 V	5 V	0 V
5 V	0 V	0 V	4,83 V

Tabelle 6.29: Pegeltabelle der Umschaltlogik WIDSWITCH

Für die Aktivierung des Ausgangs N25A muß eine Spannung von 5 V an den Gain-Eingang gelegt werden. Der Transistor M23 sperrt, der Knoten N22 liegt auf einem LOW-Pegel. Durch Invertierung wird aus diesem am Ausgang N25A ein HIGH-Pegel. Der Ausgang N24A liegt auf einem LOW-Pegel, da der HIGH-Pegel des Knotens N25A an einem der Eingänge des NOR-Gatters liegt. Der Ausgang N23A liegt auf einem LOW-Pegel, da der Knoten N23p ebenfalls auf einem LOW-Pegel liegt (da Transistor M24 leitet). Die Tabelle 6.29 faßt die drei Fälle zusammen.




Abbildung 6.65: Schaltbild der drei Buffer

Den Ausgängen der Umschaltlogik sind Buffer zur Signalregeneration nachgeschaltet. In Abbildung 6.65 ist das Schaltbild der drei Buffer dargestellt. Die Buffer bestehen aus zwei hintereinander geschalteten CMOS-Invertern. Die NMOS- und PMOS-Transistoren haben beide folgende Kanaldimensionen: $W = 1,5 \mu\text{m}$ und $L = 1 \mu\text{m}$. Auf diese Weise ist ein kompaktes Layout der drei Buffer möglich.

Das Schaltbild der aktiven Widerstände des OEICs ist in Abbildung 6.66 für die schnellen Kanäle dargestellt. Die Dimensionierung der MOSFETs für die empfindlichen Kanäle ist in Klammern angegeben.




Abbildung 6.66: Schaltbild der aktiven Widerstände für die schnellen und für die empfindlichen Kanäle (Dimensionierung in Klammern) des Spannungsfolger-OEICs SFTSCN3LIN


In den Abbildungen 6.67(a) und 6.67(b) sind die Frequenzgänge eines schnellen und eines empfindlichen Kanals des OEICs SFTSCN3LIN02 dargestellt. Die Abbildung 6.67(c) zeigt das Chipphoto des OEICs.

Die Meßergebnisse des OEICs SFTSCN3LIN02 sind in Tabelle 6.30 zusammengefaßt.


Größe	min.	typ.	max.	Einheit	Bemerkungen
Offset-Spannung: A-D	0,3	13,8	28,8	mV	ohne Last, ohne Licht
Offset-Spannung: E1-F2	2,1	14,3	29,1	mV	ohne Last, ohne Licht
Empfindlichkeit: A-D hohe Verstärkung	-	10,3	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	3,5	-	mV/ μ W	
niedrige Verstärkung	-	0,8	-	mV/ μ W	
Empfindlichkeit: E-H hohe Verstärkung	-	93,0	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	26,9	-	mV/ μ W	
niedrige Verstärkung	-	7,7	-	mV/ μ W	
3dB-Frequenz: A-D hohe Verstärkung	23,5	25,6	29,3	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	27,4	35,7	38,9	MHz	
niedrige Verstärkung	29,7	38,6	45,1	MHz	
3dB-Frequenz: E1-F2 hohe Verstärkung	3,2	5,6	8,3	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	6,3	11,7	13,4	MHz	
niedrige Verstärkung	10,7	21,1	26,2	MHz	
$\pm 2,5 \text{ ns}$ -Gruppenlaufzeit: hohe Verstärkung	-	11,3	-	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ (nur A-D)
mittlere Verstärkung	-	11,2	-	MHz	
niedrige Verstärkung	-	12,0	-	MHz	
Rauschen: A-D hohe Verstärkung	-90,1	-89,3	-88,5	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-91,5	-90,8	-90,2	dBm	
niedrige Verstärkung	-92,0	-91,3	-90,3	dBm	
Rauschen: E-H hohe Verstärkung	-88,4	-87,6	-87,0	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-88,5	-88,4	-87,5	dBm	
niedrige Verstärkung	-90,0	-89,5	-89,0	dBm	
Leistungsaufnahme	-	80	-	mW	
Chipfläche	-	$1,7 \cdot 1,6$	-	mm^2	

Tabelle 6.30: Meßergebnisse des Spannungsfolger-OEICs SFTSCN3LIN02 mit ganzflächigen pin-Photodioden ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$)


Der OEIC SFTSCN3LIN02 hat aufgrund des Einsatzes von Antireflexschichten eine sehr gute Empfindlichkeit. Die Chipfläche ist ebenfalls klein. Aufgrund der anderen Meßergebnisse ist dieser OEIC für den Einsatz in $2\times$ -Speed-DVD-Systemen gut geeignet, wenn die Offsetspannungen minimiert würden.



(a) SFTSCN3LIN02, schneller Kanal



(b) SFTSCN3LIN02, empfindlicher Kanal



(c) SFTSCN3LIN02

Abbildung 6.67: Amplitudengänge und Chipphoto des Spannungsfolger-OEICs SFTSCN3LIN02 für $\lambda = 638,3 \text{ nm}$ ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$)

Spannungsfolger-OEIC SFTSCN4LIN

Der Spannungsfolger-OEIC SFTSCN4LIN hat im Vergleich mit dem OEIC SFTSCN3LIN eine höhere Empfindlichkeit. Hierfür mußten die W/L-Verhältnisse der aktiven Widerstände entsprechend geändert werden (siehe Abbildung 6.69). Im Operationsverstärker wurde die Arbeitspunkteinstellung geändert. Das Gatepotential der Stromsenken M5 und M7 wurde angehoben, da ein größerer Ausgangsstrom benötigt wurde. Das Schaltbild des Operationsverstärkers dieses OEICs ist in Abbildung 6.68 dargestellt.




Abbildung 6.68: Schaltbild des Operationsverstärkers des OEICs SFTSCN4LIN




Abbildung 6.69: Schaltbild der aktiven Widerstände für die schnellen und für die empfindlichen Kanäle (Dimensionierung in Klammern) des Spannungsfolger-OEICs SFTSCN4LIN


In den Abbildungen 6.70(a) und 6.70(b) sind die Frequenzgänge eines schnellen und eines empfindlichen Kanals des OEICs SFTSCN4LIN02 dargestellt. Die Abbildung 6.70(c) zeigt das Chipphoto des OEICs.

Die Meßergebnisse des OEICs SFTSCN4LIN02 sind in Tabelle 6.31 zusammengefaßt. Im Vergleich mit dem OEIC SFTSCN3LIN02 hat sich aufgrund der größeren Arbeitswiderstände die Empfindlichkeit stark verbessert.


Größe	min.	typ.	max.	Einheit	Bemerkungen
Offset-Spannung: A-D	0,8	11,2	23,8	mV	ohne Last, ohne Licht
Offset-Spannung: E1-F2	0,1	13,4	26,8	mV	ohne Last, ohne Licht
Empfindlichkeit: A-D hohe Verstärkung	-	15,7	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	5,3	-	mV/ μ W	
niedrige Verstärkung	-	1,7	-	mV/ μ W	
Empfindlichkeit: E-H hohe Verstärkung	-	187,5	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	57,1	-	mV/ μ W	
niedrige Verstärkung	-	17,0	-	mV/ μ W	
3dB-Frequenz: A-D hohe Verstärkung	15,5	26,0	27,1	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	29,3	36,1	37,6	MHz	
niedrige Verstärkung	32,5	40,1	46,6	MHz	
3dB-Frequenz: E1-F2 hohe Verstärkung	1,6	3,5	6,1	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	4,9	7,3	10,1	MHz	
niedrige Verstärkung	9,1	12,2	18,2	MHz	
$\pm 2,5 \text{ ns}$ -Gruppenlaufzeit: hohe Verstärkung	-	11,3	-	MHz	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ (nur A-D)
mittlere Verstärkung	-	11,5	-	MHz	
niedrige Verstärkung	-	11,9	-	MHz	
Rauschen: A-D hohe Verstärkung	-89,3	-88,7	-87,8	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-91,0	-89,9	-88,8	dBm	
niedrige Verstärkung	-92,0	-91,2	-90,3	dBm	
Rauschen: E-H hohe Verstärkung	-91,9	-88,7	-86,4	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-92,8	-89,9	-86,5	dBm	
niedrige Verstärkung	-92,9	-91,2	-88,2	dBm	
Leistungsaufnahme	-	125	-	mW	
Chipfläche	-	$1,7 \cdot 1,6$	-	mm ²	

Tabelle 6.31: Meßergebnisse des Spannungsfolger-OEICs SFTSCN4LIN02 mit ganzflächigen pin-Photodioden ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$)


Dafür hat der OEIC SFTSCN4LIN02 eine höhere Leistungsaufnahme als der OEIC SFTSCN3LIN02. Die Chipfläche ist ebenfalls klein. Aufgrund der anderen Meßergebnisse ist dieser OEIC für den Einsatz in $2\times$ -Speed-DVD-Systemen ebenfalls gut geeignet, wenn die Offsetspannungen minimiert würden.



(a) SFTSCN4LIN02, schneller Kanal



(b) SFTSCN4LIN02, empfindlicher Kanal



(c) SFTSCN4LIN02

Abbildung 6.70: Amplitudengänge und Chippfoto des Spannungsfolger-OEICs SFTSCN4LIN02 für $\lambda = 638,3 \text{ nm}$ ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$)

6.3.3 Transimpedanzverstärker-OEICs

Zu den wichtigsten Aufgaben von optoelektronischen Schaltungen für optische Speichersysteme gehört die Strom/Spannungs-Wandlung (kurz I/U-Wandlung), da das optische Signal durch den Detektor in einen proportionalen Strom umgesetzt wird. Dieser muß zur weiteren Signalverarbeitung verstärkt und in eine Spannung umgewandelt werden. Eine solche Schaltung wird Transimpedanzverstärker genannt, da wie bei einer Impedanz aus einem Eingangsstrom eine proportionale Ausgangsspannung erzeugt wird.

Das einfachste Transimpedanz-Element ist ein Widerstand. Allerdings sind Eingangs- und Ausgangsimpedanz dieses Wandlers gleich dem Widerstandswert. Dies bedeutet, daß der Wandler nicht beliebig belastbar ist, da die Ausgangsimpedanz durch den Widerstandswert selbst bestimmt wird. Um einen belastbaren I/U-Wandler (auch für sehr kleine Eingangsströme) zu erhalten, muß man aktive Schaltungen einsetzen. Bei diesen wird die Ausgangsimpedanz durch den Verstärker bestimmt und hängt nicht vom Proportionalitätsfaktor zwischen Strom und Spannung ab.

Transimpedanzverstärker benötigen aber einen hochohmigen Widerstand und meist eine Kompensationskapazität im Rückkopplungsweig. Voraussetzung für die Realisierung spannungsunabhängiger Kapazitäten ist die Verfügbarkeit zweier Polysilizium-Lagen. Aus diesem Grunde wurden im C4PH-Prozeß, der keine zwei Polysilizium-Lagen zuläßt, nur Stromspiegel- und Spannungsfolger-OEICs realisiert, während die Herstellung der Transimpedanzverstärker-OEICs mit Hilfe der Prozesse C5PA und BN08 erfolgte.




Abbildung 6.71: Transimpedanzverstärker mit Photodiode

In Abbildung 6.71 ist ein unbelasteter Transimpedanzverstärker mit Photodiode am invertierenden Eingang dargestellt, wobei für die Photodiode das vereinfachte Ersatzschaltbild eingesetzt wurde. Die Übertragungsfunktion der Schaltung ergibt sich zu:

$$G(\omega) = \frac{U_A}{I_{ph}} = -\frac{Z_F}{1 + \frac{1}{V(\omega)} \left(1 + \frac{Z_F}{Z_E}\right)} \quad (6.20)$$

Damit folgt mit Gl. (6.18) und $1/V_0 \ll 1$ für die Übertragungsfunktion:

$$G(\omega) = -\frac{Z_F}{1 + \frac{Z_F}{V_0 Z_E} + j \frac{\omega}{\omega_T} \left(1 + \frac{Z_F}{Z_E}\right)} \quad (6.21)$$

Werden die beiden Impedanzen

$$Z_E = R_P \parallel C_j = \frac{R_P}{1 + j\omega C_j R_P} \quad \text{und} \quad Z_F = R_F \parallel C_F = \frac{R_F}{1 + j\omega C_F R_F} \quad (6.22)$$

in Gl. (6.21) eingesetzt, so folgt schließlich unter Vernachlässigung des Terms $R_F/V_0 R_P$:

$$G(\omega) = -\frac{R_F}{1 - \frac{\omega^2}{\omega_T^2} (C_F + C_j) + j\omega \left(\frac{1}{\omega_T} + R_F \left(\frac{1}{\omega_T R_P} + C_F + \frac{C_j}{V_0} \right) \right)} . \quad (6.23)$$

Für die weiteren Betrachtungen werden die folgenden Abkürzungen eingeführt:

$$a = \frac{1}{\omega_T} + R_F \left(\frac{1}{\omega_T R_P} + C_F + \frac{C_j}{V_0} \right) \quad (6.24)$$

und

$$b = \frac{R_F}{\omega_T} (C_F + C_j) . \quad (6.25)$$

Damit läßt sich die Übertragungsfunktion schreiben als:

$$G(\omega) = -\frac{R_F}{1 - \omega^2 b + j\omega a} . \quad (6.26)$$

Daraus ergibt sich der Amplitudengang zu:

$$|G(\omega)| = \frac{R_F}{\sqrt{(1 - \omega^2 b)^2 + (\omega a)^2}} . \quad (6.27)$$

Nun läßt sich eine Beziehung für die 3dB-Grenzfrequenz angeben. Für den Amplitudengang gilt für ω_{3dB} :

$$|G(\omega_{3dB})| = \frac{R_F}{\sqrt{2}} \quad (6.28)$$

und somit

$$(1 - \omega_{3dB}^2 b)^2 + (\omega_{3dB} a)^2 = 2 . \quad (6.29)$$

Als einzige positive reelle Lösung erhält man:

$$f_{3dB} = \frac{\omega_{3dB}}{2\pi} = \frac{1}{2\pi} \sqrt{\frac{1}{2b^2} (2b - a^2) + \sqrt{\frac{1}{4b^4} (2b - a^2)^2 + \frac{1}{b^2}}} . \quad (6.30)$$

Die Transimpedanzverstärker-OEICs wurden im BN08-Prozeß auf p-Substrat integriert. Für hochohmige Polywiderstände wurde ein zusätzliches Prozeßmodul implementiert.

Es wurden zwei verschiedene Schaltungstopologien realisiert und diese jeweils mit drei verschiedenen Photodioden. In Abbildung 6.72 ist ein Kanal der Transimpedanzverstärker-OEICs vereinfacht dargestellt. Die Anode der Photodiode liegt auf Massepotential.




Abbildung 6.72: 1 Kanal des Transimpedanzverstärker-OEICs in vereinfachter Darstellung

Ihre Kathode ist mit dem invertierenden Eingang des Operationsverstärkers (Opamp) und mit dem Rückkopplungsnetzwerk bestehend aus Widerständen und Kapazitäten verbunden. Der nichtinvertierende Eingang des Operationsverstärkers liegt auf U_{ref} -Potential. Über eine Umschaltlogik und NMOS-Schalter wird die Verstärkung durch die Wahl von verschiedenen Widerständen eingestellt. Über eine weitere Umschaltlogik mit NMOS-Schaltern kann optional die Kompensation etwaigen Prozeßschwankungen angepaßt werden. Hierfür können bei jeder Verstärkung drei verschiedene Kompensationskapazitäten selektiert werden. Der Widerstand R_L und die Kapazität C_L stellen die externe Last dar. Bei den Transimpedanzverstärker-OEICs kam die Umschaltlogik der Stromspiegel-OEICs zum Einsatz. Im folgenden wird auf die Operationsverstärker und auf die Rückkopplungsnetzwerke der einzelnen Transimpedanzverstärker-OEICs eingegangen.

Transimpedanzverstärker-OEIC TVSRCF

Das Schaltbild des Operationsverstärkers der schnellen Kanäle des OEICs TVSRCF ist in Abbildung 6.73 dargestellt. Dieser Operationsverstärker hat nur eine verstärkende Stufe, nämlich den Differenzverstärker bestehend aus den beiden Eingangstransistoren M1 und M2, der Stromspiegelast M3 und M4 und der Stromsenke M5. Als Ausgangsstufe kommt





Abbildung 6.73: Schaltbild des Operationsverstärkers der schnellen Kanäle des OEICs TVSRCF


ein Sourcefolger (M8 mit Stromsenke M7) zum Einsatz. Die Einstellung des Arbeitspunktes erfolgt über den Transistor M12. Dieser spiegelt den Strom, der durch die Transistoren MBF, MBN oder MBS eingestellt wird, in die beiden Stufen des Operationsverstärkers. Über die drei selektierbaren Stromquellen kann der Arbeitspunkt etwaigen Prozessschwankungen angepaßt werden. Die Selektion erfolgt über die gleiche Umschaltlogik, wie sie für die Kapazitäten des Rückkopplungsnetzwerks verwendet wird. Die Kompensationskapazität C_{CL} wird nur für den Fall der niedrigen Verstärkung zugeschaltet. Beim Operationsverstärker der empfindlichen Kanäle des OEICs TVSRCF entfällt die interne Kompensation. Der Aufbau ist sonst identisch. Die Verstärkung der OEICs wurde über die Rückkopplungswiderstände eingestellt.

Die Transimpedanzverstärker-OEICs der Serie TVSRCF wurden mit drei verschiedenen Photodioden realisiert. Es kamen die n^+ /CNW/PSUB-Photodiode, die Doppelphotodiode und eine pin-Photodiode zum Einsatz. Dies erforderte eine Anpassung der Rückkopplungsnetzwerke der Transimpedanzverstärker, da die Photodioden den Eingang des Verstärkers unterschiedlich stark belasteten. Im folgenden werden die Rückkopplungsnetzwerke und die Ergebnisse der drei OEICs zusammengefaßt, nämlich die des OEICs TVSRCF001 mit n^+ /CNW/PSUB-Photodioden, des OEICs TVSRCF002 mit Doppelphotodioden und des OEICs TVSRCF003 mit pin-Photodioden. Schließlich werden in Abbildung 6.77 die Frequenzgänge der drei OEICs dargestellt.



(a) Schneller Kanal

(b) Empfindlicher Kanal




(c) Chipphoto

Abbildung 6.74: Rückkopplungsnetzwerke und Chipphoto des OEICs TVSRCF001

Größe	min.	typ.	max.	Einheit	Bemerkungen
Offset-Spannung: A-D	-10,5	-15,0	-22,6	mV	ohne Last, ohne Licht
Offset-Spannung: E1-F2	-11,4	-14,9	-22,5	mV	ohne Last, ohne Licht
Empfindlichkeit: A-D					
hohe Verstärkung	-	10,0	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	4,6	-	mV/ μ W	
niedrige Verstärkung	-	1,9	-	mV/ μ W	
Empfindlichkeit: E1-F2					
hohe Verstärkung	-	102,3	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	53,5	-	mV/ μ W	
niedrige Verstärkung	-	18,7	-	mV/ μ W	
3dB-Frequenz: A-D					
hohe Verstärkung	33,8	35,2	36,8	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	102,4	103,4	104,5	MHz	
niedrige Verstärkung	114,6	115,0	115,9	MHz	
3dB-Frequenz: E1-F2					
hohe Verstärkung	1,8	1,8	1,9	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	5,1	5,1	5,1	MHz	
niedrige Verstärkung	15,7	15,9	16,1	MHz	
$\pm 2,5 \text{ ns}$ -Gruppenlaufzeit:					
hohe Verstärkung	-	> 20	-	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ (nur A-D)
mittlere Verstärkung	-	> 20	-	MHz	
niedrige Verstärkung	-	> 20	-	MHz	
Rauschen: A-D					
hohe Verstärkung	-86,1	-85,7	-84,9	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-90,3	-89,8	-89,3	dBm	
niedrige Verstärkung	-91,0	-90,5	-90,0	dBm	
Rauschen: E-H					
hohe Verstärkung	-79,5	-78,9	-78,4	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-80,3	-79,9	-79,2	dBm	
niedrige Verstärkung	-84,4	-83,8	-83,2	dBm	
Leistungsaufnahme	-	140	-	mW	
Chipfläche	-	$1,7 \cdot 1,2$	-	mm ²	


Tabelle 6.32: Meßergebnisse des Transimpedanzverstärker-OEICs TVSRCF001 mit n^+ /CNW/PSUB-Photodioden ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $\lambda = 638,3 \text{ nm}$)

Bis auf die etwas hohen Offset-Spannungen, zeigen die Meßergebnisse, daß der OEIC TVSRCF001 für den Einsatz in $2\times$ -Speed-DVD-Systemen bzw. in $4\times$ -Speed-DVD-Systemen geeignet ist. Die Leistungsaufnahme könnte man in einem Redesign allerdings verkleinern.



(a) Schneller Kanal

(b) Empfindlicher Kanal




(c) Chipphoto

Abbildung 6.75: Rückkopplungsnetzwerke und Chipphoto des OEICs TVSRCF002

Größe	min.	typ.	max.	Einheit	Bemerkungen
Offset-Spannung: A-D	-18,1	-21,3	-23,7	mV	ohne Last, ohne Licht
Offset-Spannung: E1-F2	-15,7	-16,5	-25,0	mV	ohne Last, ohne Licht
Empfindlichkeit: A-D hohe Verstärkung	-	12,6	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	4,6	-	mV/ μ W	
niedrige Verstärkung	-	1,9	-	mV/ μ W	
Empfindlichkeit: E1-F2 hohe Verstärkung	-	123,4	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	53,3	-	mV/ μ W	
niedrige Verstärkung	-	17,9	-	mV/ μ W	
3dB-Frequenz: A-D hohe Verstärkung	33,7	36,6	39,1	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 4,7 \text{ pF}$
mittlere Verstärkung	82,9	83,2	83,5	MHz	
niedrige Verstärkung	41,0	49,9	50,6	MHz	
3dB-Frequenz: E1-F2 hohe Verstärkung	7,2	7,4	7,6	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 4,7 \text{ pF}$
mittlere Verstärkung	19,0	19,5	19,9	MHz	
niedrige Verstärkung	35,3	37,4	39,0	MHz	
$\pm 2,5 \text{ ns}$ -Gruppenlaufzeit: hohe Verstärkung	-	> 20	-	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 4,7 \text{ pF}$ (nur A-D)
mittlere Verstärkung	-	> 20	-	MHz	
niedrige Verstärkung	-	> 20	-	MHz	
Rauschen: A-D hohe Verstärkung	-88,0	-86,7	-84,0	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-90,5	-90,1	-89,3	dBm	
niedrige Verstärkung	-91,0	-90,7	-90,1	dBm	
Rauschen: E-H hohe Verstärkung	-78,4	-77,3	-76,3	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-84,0	-83,4	-82,6	dBm	
niedrige Verstärkung	-88,0	-87,4	-87,0	dBm	
Leistungsaufnahme	-	140	-	mW	
Chipfläche	-	$1,7 \cdot 1,2$	-	mm^2	


Tabelle 6.33: Meßergebnisse des Transimpedanzverstärker-OEICs TVSRCF002 mit Doppelphotodioden ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $\lambda = 638,3 \text{ nm}$)

Auch der OEIC TVSRCF002 ist mit Ausnahme der hohen Offset-Spannungen für den Einsatz in $2\times$ -Speed-DVD-Systemen bzw. in $4\times$ -Speed-DVD-Systemen geeignet. Die 3dB-Frequenzen sind kleiner als beim OEIC TVSRCF001, da die Doppelphotodiode eine größere Sperrschichtkapazität hat, und somit den Verstärkereingang stärker belastet.



(a) Schneller Kanal

(b) Empfindlicher Kanal



(c) Chipphoto


Abbildung 6.76: Rückkopplungsnetzwerke und Chipphoto des OEICs TVSRCF003

Größe	min.	typ.	max.	Einheit	Bemerkungen
Offset-Spannung: A-D	-22,0	-22,0	-26,9	mV	ohne Last, ohne Licht
Offset-Spannung: E1-F2	-15,0	-20,7	-24,8	mV	ohne Last, ohne Licht
Empfindlichkeit: A-D					
hohe Verstärkung	-	18,9	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	4,6	-	mV/ μ W	
niedrige Verstärkung	-	1,8	-	mV/ μ W	
Empfindlichkeit: E1-F2					
hohe Verstärkung	-	189,1	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	57,1	-	mV/ μ W	
niedrige Verstärkung	-	18,3	-	mV/ μ W	
3dB-Frequenz: A-D					
hohe Verstärkung	34,0	34,8	35,2	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 4,7 \text{ pF}$
mittlere Verstärkung	79,5	79,8	80,9	MHz	
niedrige Verstärkung	51,8	56,4	60,4	MHz	
3dB-Frequenz: E1-F2					
hohe Verstärkung	5,1	5,2	5,4	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 4,7 \text{ pF}$
mittlere Verstärkung	14,1	14,1	14,1	MHz	
niedrige Verstärkung	31,0	31,1	31,5	MHz	
$\pm 2,5 \text{ ns}$ -Gruppenlaufzeit:					
hohe Verstärkung	-	> 20	-	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 4,7 \text{ pF}$ (nur A-D)
mittlere Verstärkung	-	> 20	-	MHz	
niedrige Verstärkung	-	> 20	-	MHz	
Rauschen: A-D					
hohe Verstärkung	-87,8	-87,4	-86,7	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-90,8	-90,2	-89,5	dBm	
niedrige Verstärkung	-91,2	-90,7	-90,0	dBm	
Rauschen: E-H					
hohe Verstärkung	-79,8	-79,2	-78,7	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-83,6	-82,9	-82,0	dBm	
niedrige Verstärkung	-87,7	-87,4	-86,7	dBm	
Leistungsaufnahme	-	140	-	mW	
Chipfläche	-	$1,7 \cdot 1,2$	-	mm ²	


Tabelle 6.34: Meßergebnisse des Transimpedanzverstärker-OEICs TVSRCF003 mit n^+ /CNW/PSUB-Photodioden ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $\lambda = 638,3 \text{ nm}$)

Der OEIC TVSRCF003 ist mit Ausnahme der hohen Offset-Spannungen und der hohen Leistungsaufnahme für den Einsatz in $2\times$ -Speed-DVD-Systemen bzw. in $4\times$ -Speed-DVD-Systemen geeignet. Die 3dB-Frequenzen sind aufgrund der veränderten Kompensation etwas kleiner als beim OEIC TVSRCF001. Die Amplitudengänge der schnellen Kanäle aller drei OEICs weisen eine leichte Überhöhung auf (siehe Abbildung 6.77(a), 6.77(c) und


6.77(e)). Diese sollte man in einem Redesign durch eine größere Kompensationskapazität eliminieren.




(a) TVSRCF001, schneller Kanal




(b) TVSRCF001, empfindlicher Kanal




(c) TVSRCF002, schneller Kanal



(d) TVSRCF002, empfindlicher Kanal



(e) TVSRCF003, schneller Kanal



(f) TVSRCF003, empfindlicher Kanal

Abbildung 6.77: Amplitudengänge der Transimpedanzverstärker-OEICs TVSRCF ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $\lambda = 638,3 \text{ nm}$)

Transimpedanzverstärker-OEIC TVNMOS

Das Schaltbild des Operationsverstärkers der schnellen Kanäle des OEICs TVNMOS ist in Abbildung 6.78 dargestellt. Dieser Operationsverstärker hat zwei verstärkende Stufen, nämlich den Differenzverstärker bestehend aus den beiden Eingangstransistoren M1 und M2, der Last M4 und der Stromsenke M5 und einer zweiten Verstärkungsstufe bestehend aus den Transistoren M6 und M9. Durch die Wahl eines unsymmetrischen Differenzverstärkers bei dem der Drain-Anschluß des Transistors M1 mit V_{DD} verbunden ist, wird der Einfluß der Miller-Kapazität verringert, da sich das Drain-Potential nicht ändert. Dadurch wird die Eingangskapazität kleiner. Als Ausgangsstufe kommt eine Gegentakt-schaltung aus Sourcefolger M8 und M7 in Sourceschaltung zum Einsatz. Die Einstellung des Arbeitspunktes erfolgt über den ohmschen Spannungsteiler R_{B1} und R_{B2} und über den Widerstand R_{B3} und einem der drei Transistoren MBF, MBN oder MBS. Über die drei selektierbaren Stromquellen kann der Arbeitspunkt etwaigen Prozeßschwankungen angepaßt werden. Die Selektion erfolgt über die gleiche Umschaltlogik, wie sie für die Kapazitäten des Rückkopplungsnetzwerks verwendet wird. Die Kompensationskapazitäten C_{CL} und C_{CM} werden nur für die Fälle der niedrigen und der mittleren Verstärkung hinzugeschaltet. Beim Operationsverstärker der empfindlichen Kanäle des OEICs TVNMOS entfällt die interne Kompensation. Der Aufbau ist sonst identisch. Die Verstärkung der OEICs wurde über die Rückkopplungswiderstände eingestellt.





Abbildung 6.78: Schaltbild des Operationsverstärkers der schnellen Kanäle der OEICs TVNMOS


Die Transimpedanzverstärker-OEICs der Serie TVNMOS wurden ebenfalls mit drei verschiedenen Photodioden realisiert. Es kamen die n^+ /CNW/PSUB-Photodiode

und die Doppelphotodiode zum Einsatz. Dies erforderte wieder eine Anpassung der Rückkopplungsnetzwerke der Transimpedanzverstärker, da die Photodioden den Eingang des Verstärkers unterschiedlich stark belasteten. Im folgenden werden die Rückkopplungsnetzwerke und die Ergebnisse der drei OEICs zusammengefaßt, nämlich die des OEICs TVNMOS001 mit n^+ /CNW/PSUB-Photodioden, des OEICs TVNMOS002 mit Doppelphotodioden und des OEICs TVNMOS003 mit n^+ /CNW/PSUB-Photodioden. Schließlich werden in Abbildung 6.82 die Frequenzgänge der drei OEICs dargestellt.



(a) Schneller Kanal

(b) Empfindlicher Kanal




(c) Chippfoto

Abbildung 6.79: Rückkopplungsnetzwerke und Chippfoto des OEICs TVNMOS001


Größe	min.	typ.	max.	Einheit	Bemerkungen
Offset-Spannung: A-D	-64,4	-83,5	-90,2	mV	ohne Last, ohne Licht
Offset-Spannung: E1-F2	-85,0	-86,9	-91,8	mV	ohne Last, ohne Licht
Empfindlichkeit: A-D					
hohe Verstärkung	-	19,5	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	4,8	-	mV/ μ W	
niedrige Verstärkung	-	2,1	-	mV/ μ W	
Empfindlichkeit: E1-F2					
hohe Verstärkung	-	192,6	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	54,6	-	mV/ μ W	
niedrige Verstärkung	-	18,7	-	mV/ μ W	
3dB-Frequenz: A-D					
hohe Verstärkung	24,0	26,6	29,2	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	61,7	63,2	68,6	MHz	
niedrige Verstärkung	77,7	78,5	81,0	MHz	
3dB-Frequenz: E1-F2					
hohe Verstärkung	2,2	2,2	2,4	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	4,1	4,4	4,7	MHz	
niedrige Verstärkung	10,1	10,4	10,9	MHz	
$\pm 2,5 \text{ ns}$ -Gruppenlaufzeit:					
hohe Verstärkung	-	> 20	-	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ (nur A-D)
mittlere Verstärkung	-	> 20	-	MHz	
niedrige Verstärkung	-	> 20	-	MHz	
Rauschen: A-D					
hohe Verstärkung	-84,3	-83,6	-82,9	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-89,8	-89,5	-89,2	dBm	
niedrige Verstärkung	-91,2	-90,8	-90,3	dBm	
Rauschen: E-H					
hohe Verstärkung	-73,2	-72,7	-72,2	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-75,8	-75,5	-75,1	dBm	
niedrige Verstärkung	-81,9	-81,6	-81,3	dBm	
Leistungsaufnahme	-	155	-	mW	
Chipfläche	-	1,7 · 1,2	-	mm ²	

Tabelle 6.35: Meßergebnisse des Transimpedanzverstärker-OEICs TVNMOS001 mit n^+ /CNW/PSUB-Photodioden ($V_{DD} = 4,5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $\lambda = 638,3 \text{ nm}$)


Die Empfindlichkeit des OEICs TVNMOS001 ist höher als die des OEICs TVSRCF001. Bis auf die sehr hohen Offset-Spannungen, zeigen die anderen Meßergebnisse, daß der OEIC TVNMOS001 für den Einsatz in $2\times$ -Speed-DVD-Systemen geeignet ist. Die Leistungsaufnahme könnte man in einem Redesign allerdings verkleinern.



(a) Schneller Kanal



(b) Empfindlicher Kanal




(c) Chippfoto

Abbildung 6.80: Rückkopplungsnetzwerke und Chippfoto des OEICs TVNMOS002


Größe	min.	typ.	max.	Einheit	Bemerkungen
Offset-Spannung: A-D	-59,6	-70,3	-81,5	mV	ohne Last, ohne Licht
Offset-Spannung: E1-F2	-70,5	-70,5	-82,2	mV	ohne Last, ohne Licht
Empfindlichkeit: A-D hohe Verstärkung	-	18,4	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	4,6	-	mV/ μ W	
niedrige Verstärkung	-	2,0	-	mV/ μ W	
Empfindlichkeit: E1-F2 hohe Verstärkung	-	189,5	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	54,6	-	mV/ μ W	
niedrige Verstärkung	-	18,5	-	mV/ μ W	
3dB-Frequenz: A-D hohe Verstärkung	31,0	31,3	31,9	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	70,9	73,6	75,0	MHz	
niedrige Verstärkung	83,5	90,9	92,1	MHz	
3dB-Frequenz: E1-F2 hohe Verstärkung	3,2	3,7	3,9	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	7,9	7,9	8,3	MHz	
niedrige Verstärkung	18,7	18,9	21,0	MHz	
$\pm 2,5 \text{ ns}$ -Gruppenlaufzeit: hohe Verstärkung	-	> 20	-	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ (nur A-D)
mittlere Verstärkung	-	> 20	-	MHz	
niedrige Verstärkung	-	> 20	-	MHz	
Rauschen: A-D hohe Verstärkung	-88,3	-87,9	-87,3	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-91,1	-90,6	-90,2	dBm	
niedrige Verstärkung	-92,3	-91,7	-91,0	dBm	
Rauschen: E-H hohe Verstärkung	-80,5	-79,7	-79,1	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-83,5	-83,1	-82,6	dBm	
niedrige Verstärkung	-88,4	-87,6	-87,2	dBm	
Leistungsaufnahme	-	155	-	mW	
Chipfläche	-	1,7 · 1,2	-	mm ²	

Tabelle 6.36: Meßergebnisse des Transimpedanzverstärker-OEICs TVNMOS002 mit Doppelphotodioden ($V_{DD} = 4,5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $\lambda = 638,3 \text{ nm}$)


Der OEIC TVNMOS002 ist mit Ausnahme der sehr hohen Offset-Spannungen für den Einsatz in $2\times$ -Speed-DVD-Systemen bzw. in $4\times$ -Speed-DVD-Systemen geeignet.



(a) Schneller Kanal



(b) Empfindlicher Kanal




(c) Chippfoto

Abbildung 6.81: Rückkopplungsnetzwerke und Chippfoto des OEICs TVNMOS003


Größe	min.	typ.	max.	Einheit	Bemerkungen
Offset-Spannung: A-D	-92,0	-98,2	-106,3	mV	ohne Last, ohne Licht
Offset-Spannung: E1-F2	-86,4	-96,0	-103,7	mV	ohne Last, ohne Licht
Empfindlichkeit: A-D					
hohe Verstärkung	-	18,4	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	4,8	-	mV/ μ W	
niedrige Verstärkung	-	2,0	-	mV/ μ W	
Empfindlichkeit: E1-F2					
hohe Verstärkung	-	189,0	-	mV/ μ W	mit ARC
mittlere Verstärkung	-	52,9	-	mV/ μ W	
niedrige Verstärkung	-	18,9	-	mV/ μ W	
3dB-Frequenz: A-D					
hohe Verstärkung	38,5	39,1	39,3	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	90,3	90,4	90,7	MHz	
niedrige Verstärkung	104,2	109,1	113,7	MHz	
3dB-Frequenz: E1-F2					
hohe Verstärkung	3,9	3,9	4,0	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$
mittlere Verstärkung	9,2	9,7	10,6	MHz	
niedrige Verstärkung	24,4	25,1	26,3	MHz	
$\pm 2,5 \text{ ns}$ -Gruppenlaufzeit:					
hohe Verstärkung	-	> 20	-	MHz	$R_L = 10,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ (nur A-D)
mittlere Verstärkung	-	> 20	-	MHz	
niedrige Verstärkung	-	> 20	-	MHz	
Rauschen: A-D					
hohe Verstärkung	-88,2	-87,6	-87,1	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-91,3	-90,7	-90,2	dBm	
niedrige Verstärkung	-91,8	-91,3	-90,9	dBm	
Rauschen: E-H					
hohe Verstärkung	-78,5	-77,9	-76,9	dBm	$R_L = 1,2 \text{ k}\Omega$, $C_L = 10 \text{ pF}$ $RBW = 30 \text{ kHz}$
mittlere Verstärkung	-83,1	-82,2	-81,7	dBm	
niedrige Verstärkung	-88,0	-87,6	-87,0	dBm	
Leistungsaufnahme	-	155	-	mW	
Chipfläche	-	1,7 · 1,2	-	mm ²	

Tabelle 6.37: Meßergebnisse des Transimpedanzverstärker-OEICs TVNMOS003 mit n^+ /CNW/PSUB-Photodioden ($V_{DD} = 4,5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $\lambda = 638,3 \text{ nm}$)


Der OEIC TVNMOS003 ist mit Ausnahme der sehr hohen Offset-Spannungen für den Einsatz in $4\times$ -Speed-DVD-Systemen geeignet. Die Amplitudengänge der schnellen Kanäle aller drei OEICs weisen eine leichte Überhöhung auf (siehe Abbildung 6.82(a), 6.82(c) und 6.82(e)). Diese sollte man in einem Redesign durch eine größere Kompensationskapazität eliminieren.




(a) TVNMOS001, schneller Kanal




(b) TVNMOS001, empfindlicher Kanal




(c) TVNMOS002, schneller Kanal



(d) TVNMOS002, empfindlicher Kanal



(e) TVNMOS003, schneller Kanal



(f) TVNMOS003, empfindlicher Kanal

Abbildung 6.82: Amplitudengänge der Transimpedanzverstärker-OEICs TVNMOS ($V_{DD} = 4,5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $\lambda = 638,3 \text{ nm}$)

6.4 Laserregelkreis-IC

6.4.1 Beschreibung und Spezifikationen

Bei dem am Lehrstuhl für Halbleitertechnik entwickelten Lasertreiber handelt es sich um einen geregelten 4-Kanal Laserstromtreiber in CMOS-Technologie für Anwendungen in schreibenden DVD-Systemen wie DVD-RAM und DVD-RW. Desweiteren ist der Einsatz in herkömmlichen DVD-Systemen oder anderen Geräten mit Laserdioden wie Drucker und Kopierer denkbar.

Die Anzahl von vier Kanälen ergibt sich aus den vier Laserlichtpegeln zur Generation eines Schreibpulses in DVD-RW-Systemen (siehe Abb. 6.83). Im oberen Teil der Abbildung sieht man die Pulsfolge zur Erzeugung einer Datensequenz. Hierbei stellt das eigentliche binäre Datensignal ein NRZ-Signal (**N**o **R**eturn to **Z**ero) dar. Das Schreiben einer 1-Folge geschieht durch Bestrahlen des DVD-Mediums mit Write-Pegelpulsen gefolgt von einem Cool-Puls. Bestehende Informationen werden durch kontinuierliches Bestrahlen mit Erase-Pegel gelöscht. Die Anstiegs- und Abfallzeiten der Write-Pulse sollen laut DVD-RW-Standard [43] kleiner als 3 ns sein. Die optimalen Pegel für die optische Laserlichtleistung betragen für Write $9 \text{ mW} \leq P_{w,opt} \leq 16 \text{ mW}$, $4 \text{ mW} \leq P_{e,opt} \leq 8 \text{ mW}$ für Erase, $1 \text{ mW} \leq P_{c,opt} \leq 4 \text{ mW}$ für Cool und $P_{r,opt} = 1 \text{ mW}$ für den Read-Pegel. Abweichungen von 10% für den Read-Pegel und 5% für die übrigen Pegel liegen innerhalb der Toleranz. Näheres zur Pulsform des Schreibsignals ist im Anhang E-G von [43] beschrieben.

Für den Aufbau des Lasertreibers, waren folgende Spezifikationen vom Projektpartner Deutsche Thomson-Brandt (DTB) vorgegeben:

- Lasertreiber mit externer Monitorphotodiode (optional mit integrierter Photodiode) mit einstellbaren Strompegeln
- geringes Rauschen
- Abtastzeit $\leq 34 \text{ ns}$
- Haltezeit $\geq 1.5 \text{ ms}$
- Anstiegs-/Abfallzeiten $\leq 2 \text{ ns}$
- 5V Spannungsversorgung
- Ansteuerung einer Laserdiode mit Kathode an Masse

Durch die separate Regelung jedes Kanals ist der Lasertreiber flexibel einsetzbar und gleicht Temperaturschwankungen und Alterungserscheinungen des Lasers bis zu einem




Abbildung 6.83: Multi-Puls Schreibsignal für DVD-RW nach Standard ECMA-274

simulierten maximalen Laserstrom von 70 mA aus. Die Dateneingänge können mit ECL-Pegeln angesteuert werden, wodurch eine einfache Adaption an bestehende, in Bipolar-technik aufgebaute, Schaltungen ermöglicht wird. Eine Datenrate von 60 MBit/s wird erreicht bei typischen An- und Abstiegszeiten unter 2 ns. Der Takt zur Abtastung wird im Testchip intern aus dem Datensignal gewonnen. Die Abtastzeit kann aus meßtechnischen Gründen in diesem Chip extern eingestellt werden, um eine genaue Charakterisierung der Schaltung zu ermöglichen.

Abbildung 6.84 zeigt ein mögliches Blockschaltbild eines Lasertreibers mit erweiterten Digitalschaltungen. Hierbei handelt es sich hauptsächlich um eine I²C-Schnittstelle (Inter-Integrated-Circuit-Bus³) und Schaltungen zur Realisierung der Pulsstrategie, welche anhand von Abbildung 6.83 kurz erläutert wurde.

³Die Firma Philips, Bereich Halbleiter, entwickelte Anfang der 80'er Jahre den I²C-Bus (I²C \equiv *Inter-Integrated-Circuit*) zur Verbindung von Peripheriebausteinen mit Mikrocontrollern in TV-Systemen. Dieser kostengünstige Zweidraht-Bus setzte sich als „kleiner“ Bus insbesondere in Geräten der Unterhaltungselektronik als Quasi-Standard durch. Er unterstützt ICs der Logikfamilien NMOS, CMOS und Bipolar.




Abbildung 6.84: Blockschaubild eines späteren Lasertreibers mit peripheren Digital- und optionalen HF-Schaltungen

Eine Funktionsskizze der gefertigten Testschaltung ist in Abb. 6.85 dargestellt. Diese Testschaltung ist im Vergleich zu Abb. 6.84 um Schaltungen zur Taktgewinnung aus einem ECL-Datensignal erweitert (Modul CLK-Gen in Abb. 6.85). Auf die I²C-Schnittstelle, DA-Wandler und die Pulsstrategie wurde beim Testchip verzichtet, da im Rahmen des Projektes eine Integration aufgrund der notwendigen, zeitintensiven Übertragung des Designs auf einen anderen Technologieprozeß nicht möglich war. Desweiteren ist anzumerken, daß die Schnittstelle und DA-Wandler Standardmodule von ASIC-Herstellern (**A**pplication-**S**pecific-**I**C) darstellen und eine Eigenentwicklung hier auch nicht sinnvoll gewesen wäre.




Abbildung 6.85: Schematischer Aufbau des Lasertreibertestchips

6.4.2 Funktionsweise und Aufbau der Schaltungen




Abbildung 6.86: Regelkreis für einen Kanal

Der Lasertreiber kombiniert vier schnell modulierbare Stromquellen mit separaten Regelungen zur optimalen Leistungssteuerung des Lasers. Aus Gründen der Übersichtlichkeit betrachten wir im folgenden einen Kanal (Read). Wie Abbildung 6.86 zeigt, kann der Lasertreiber in 5 Funktionsblöcke unterteilt werden. Diese sind der Eingangsverstärker mit externer oder integrierter Monitorphotodiode (siehe Abschnitt 6.4.5), Abtast&Halte-Schaltung (Abschnitt 6.4.6), PI-Regler (Abschnitt 6.4.7), spannungsgesteuerte und schnell modulierbare Laserstromquelle (Abschnitt 6.4.8) und schließlich die peripheren Schaltungen zur Signalsteuerung (Abschnitt 6.4.7). Diese Funktionsgruppen werden im weiteren vorgestellt.

Gefertigt wurde der geregelte Lasertreiber in einem modularen BiCMOS-Prozeß auf P-Substrat, den die Fa. Thesys als Partner eines 0,8 μm BiCMOS-Projektes dem Lehrstuhl für Halbleitertechnik zur Verfügung stellte. Um dem eigentlichen Projektziel, der Entwicklung des Lasertreibers in einem kostengünstigen Standard-CMOS-Prozeß zu folgen,

wurde auf die Ausnutzung bipolarer Elemente verzichtet, was absolut einer Realisierung im $0.8\ \mu\text{m}$ CMOS-Prozeß der Firma Thesys/XFAB entspricht. Für die Varianten mit integrierter Photodiode wurde eine Prozeßerweiterung um eine Antireflexionsschicht (ARC) ausgenutzt. Durch die gleichzeitige Integration digitaler und analoger Schaltungen („Mixed Signal“-Chip) waren erweiterte Maßnahmen zur Signalabkopplung bei den Schaltungen und dem Layout von Nöten:

- P-Kanal Transistoren in Eingangsstufen, wegen geringerer Substratkopplung
- kurze und direkte analoge Signalpfade
- Abschirmung analoger und digitaler Signale und deren räumliche Trennung
- Laufzeit angepaßte digitale Signalpfade
- separate Spannungsversorgungen für Analog- und Digitalteil
- Kapazitäten zur Reduzierung von Spannungsspitzen, insbesondere gegen Masse und Versorgungsleitungen

Die hohe, maximal mögliche Stromdichte der Stromtreiberstufe und die damit verbundene Erwärmung des ICs wurde bei der Entwicklung des Schaltkreises in weitem Maße berücksichtigt.

Erste Treiberschaltungen mit dem Konzept geschalteter Stromspiegel wurden, wie ursprünglich im Zeitplan enthalten, im Rahmen des Projekts am IFT der Fraunhofer Gesellschaft gefertigt. Hier wurde ein industrieller $1.0\ \mu\text{m}$ CMOS-Prozeß auf N-Substrat genutzt. Dieser Laserstromtreiber wird zuerst in Abschnitt 6.4.3 beschrieben.

6.4.3 Lasertreiberansteuerung über Stromspiegelschaltung

Für das Laserregelkreis-IC war in einer frühen Projektphase eine Testschaltung entworfen worden, um die möglichen Anstiegs- und Abfallzeiten experimentell zu verifizieren. In Abbildung 6.87 ist die Ansteuerung einer Laserdiode über eine Stromspiegelschaltung dargestellt. An den Gates der Transistoren **Mmc** und **Mb** kann über die angelegten Spannungen v_{mod} und v_{bias} sowie über das W/L-Verhältnis der Transistoren **Mmc** und **Mb** der Drainstrom der Transistoren festgelegt werden. Dieser ist der jeweilige Referenzstrom der Stromspiegel **M1** und **M2**, bzw. **M3** und **M4**. Der Modulationsstrom (Drainstrom von Transistor **M2**) und der Vorstrom (Drainstrom von Transistor **M4**) wird so durch das Stromspiegelverhältnis von **M1** und **M2**, bzw. **M3** und **M4** und der Gatespannung v_{mod} bzw. v_{bias} vorgegeben. Durch Anlegen des invertierten Datensignals an Transistor **M5** wird der Modulationsstrom entweder über **M5** nach Masse fließen, oder durch die extern angeschlossene Laserdiode. Dadurch sind schnelle Schaltzeiten möglich. Bei $v_{bias} = 4\ \text{V}$ und $v_{b2} = 2\ \text{V}$ lag der simulierte Stromverbrauch z. B. bei $98,3\ \text{mA}$. Der Vorstrom betrug ca. $62\ \text{mA}$ und der Modulationshub ca. $16\ \text{mA}$.




Abbildung 6.87: Lasertreiberansteuerung über Stromspiegelschaltung




Abbildung 6.88: Mikrofotografie der Lasertreibertestschaltung

In Abb. 6.88 ist die Mikrofotografie der Lasertreibertestschaltung zu sehen. Hier ist intern ein $50\ \Omega$ -Widerstand an der Stelle, an der die Laserdiode angeschlossen wird, integriert worden. So kann an *out* die Spannung gemessen werden, die über dem $50\ \Omega$ -Widerstand abfällt.

Dieser Entwurf ist in verschiedenen Variationen integriert worden. Die in Abb. 6.88 gezeigte Version verfügt über zwei weitere Stromspiegelstufen (entsprechend den im Bild gezeigten Anschlüssen *A* und *B*). Diese kommen bei einer Anwendung als Lasertreiber für wiederbeschreibbare DVDs zum Einsatz. Die aktive Fläche des Lasertreibers in Abbildung 6.87 ist $160\ \mu\text{m} \times 250\ \mu\text{m}$. In Abb. 6.89 ist das mit einem aktiven Tastkopf ab-





Abbildung 6.89: Ausgangssignal der Lasertreibertestschaltung , BR = 51,8 MBit/s

gegriffene Ausgangssignal abgebildet. Das Eingangssignal ist eine bestimmte Datenfolge bei einer Geschwindigkeit von 51,8 MBit/s. Die angelegten Spannungen betragen $v_{bias} = 1,5 \text{ V}$, $v_{b2} = 1 \text{ V}$ und $V_{DD} = 5 \text{ V}$. Die Anstiegs- und Abfallzeiten liegen bei 1 ns bzw. 2,2 ns, allerdings sind beträchtliche Überschwinger vorhanden.

6.4.4 Bemerkungen zum Temperaturverhalten eines Halbleiterlasers

Die Simulationen des Lasertreibers wurden anhand eines anwendungstypischen Diodenlasers durchgeführt. Es wurde ein Wirkungsgrad von $0,8 \frac{\text{mW}}{\text{mA}}$ und eine Laserschwelle von 35 mA angenommen. Solche Halbleiterlaser sind zum Beispiel von Rohm (RLD-78MA), Sony (SLD1135VS) oder Uniphase (CQL 806/20) erhältlich. Für unsere Messungen am Testchip fand der oben erwähnte Laser von Rohm Verwendung ($I_{th} = 35 \text{ mA}$, $\eta = 0,8$). Um die geschlossene Regelstrecke zu simulieren wurde ein Spectre HDL-Modell erstellt. Hiermit hatten wir die Möglichkeit den Temperatureinfluß auf die Laserdiode und die damit verbundene Degradation und Verschiebung der Diodenkennlinie parametrisiert durch die Temperatur (Abb. 6.90) im Rahmen einer transienten Analyse erfassen zu können.

Die Temperaturabhängigkeit des Laserschwelstromes, also die Verschiebung der Laserkennlinie (siehe Abb. 6.90), kann empirisch mit Gleichung 6.31 beschrieben werden. Hierbei ist I_{lth0} der typische Schwellstrom bei der spezifizierten Betriebstemperatur T_0 . Abbildung 6.90 zeigt die Ergebnisse des HDL-Modelles für die optische Laserleistung als Funktion des Laserstroms bei verschiedenen Betriebstemperaturen. Man erkennt, daß der Laserschwelstrom von ca. 28 mA bei $-20 \text{ }^\circ\text{C}$ bis ca. 50 mA bei $60 \text{ }^\circ\text{C}$ ansteigt. Dies



$$I_{lth} = I_{lth0} e^{\frac{T}{T_0}} \quad (6.31)$$

Abbildung 6.90: Typische Halbleiterlaserkennlinie bei verschiedenen Temperaturen

hätte zur Folge, daß bei einer konstanten Stromansteuerung des Lasers mit beispielsweise 40 mA bei Raumtemperatur etwa 1 mW optische Leistung verfügbar wäre, jedoch bei einem Temperaturanstieg (z.B. durch Erwärmung des Gerätes) von 20 °C der Laser unterhalb der Laserschwelle betrieben würde. Eine Absenkung der Temperatur um 20 °C (Betrieb in einer Polarstation) hätte eine optische Laserlichtleistung von etwa 5 mW zur Folge, was den Betrieb im Lösch-Modus bedeuten würde. Ein weiterer Einflußfaktor auf die Diodenkennlinie besteht in der Alterung des Lasers. Diese hat eine Degradation des Wirkungsgrades, also ein Abflachen der Steigung der Laserkennlinie zur Folge. Folglich bleibt anzumerken, daß eine Regelung des Laserstroms offensichtlich für eine konstante Laserlichtleistung notwendig ist.

6.4.5 Eingangsstufe

Die externe oder integrierte Monitorphotodiode und ein nachfolgender Transimpedanzverstärker bilden die Eingangsstufe des integrierten Regel-ICs. Die OEIC Variante des Lasertreibers (**O**pto **E**lectronic **I**ntegrated **C**ircuit) mit integrierter Photodiode nutzt alle Vorteile des uns zur Verfügung stehenden Prozesses. In dieser Version kann durch die geringe Kapazität der Monitorphotodiode die Geschwindigkeit des Systems stark gesteigert werden.

Abbildung 6.91 zeigt die Abhängigkeit der 3 dB-Grenzfrequenz des Systems Photodiode-Transimpedanzverstärker von der effektiven Diodenkapazität (C_{pd}). Effektiv bedeutet hier für eine externe Diode die eigentliche Photodiodenkapazität, die Bondpadkapazität, Anschlußkapazitäten des Chipgehäuses und der Photodiode und die PCB-Leitungskapazitäten. Standardphotodioden sind kaum unter 1 pF erhältlich und werden mit geringer werdender Kapazität erheblich teurer. Die Kapazitäten preislich günstiger Photodioden liegen im Bereich von 20 bis 50 pF. Bei solchen Dioden läßt sich also nur noch




Abbildung 6.91: Abhängigkeit der 3 dB-Frequenz des Systems Photodiode-Transimpedanzverstärker von der effektiven Photodiodenkapazität

eine Mittelwertregelung realisieren. Zum Vergleich sei angemerkt, daß kleinflächige, integrierte Photodioden in einem Prozeß mit gering dotierter Epischicht Kapazitäten von etwa 25 fF erreichen können. Bei normalen Prozeßbedingungen liegen die Kapazitäten großflächiger, integrierter Photodioden bei etwa 1 pF (bei einer photoempfindlichen Fläche von $0,1 \text{ mm}^2$).

Die obigen Überlegungen bestätigten sich bei den Messungen an der externen Photodiode. Hierzu verwendeten wir eine schnelle Si-Photodiode der Firma Hamamatsu (Typ S5973-01) mit einer nominalen Diodenkapazität von 2 pF bei einer Sperrspannung von 30 V. Schätzt man die parasitären Kapazitäten auf 0,3 pF für die Bondpads, 1,7 pF für Anschlußbeinchen und Chipgehäuse und 2 pF für Leitungen ab, so erhält man eine sperrspannungsabhängige, effektive Photodiodenkapazität von 6 bis 10 pF. Wie Abbildung 6.92 zeigt wurde eine 3 dB-Grenzfrequenz von etwa 30 MHz gemessen. Abb. 6.94 zeigt das Chipfoto des Testchips mit externer und interner Monitorphotodiode.

Der Aufbau des Transimpedanzverstärkers ist in Abbildung 6.93 gezeigt. Es handelt sich hierbei um einen einfachen Geradeaus-Verstärker mit P-Kanal-Eingangstransistor. Der einfache Aufbau und die Verwendung der PMOS-Transistoren gewährleisteten eine geringe




Abbildung 6.92: Frequenzgang des Systems Photodiode-Transimpedanzverstärker mit externer Photodiode





Abbildung 6.93: Monitorverstärker


Substratkopplung. Mit diesem Verstärkertyp und einer Transimpedanz von $4 \text{ k}\Omega$ und 200 fF wurde eine 3 dB -Grenzfrequenz von 112 MHz bei einer effektiven Photodiodenkapazität von 4 pF in der Simulation erreicht.

6.4.6 Abtast- & Halteglied

Schnelles Abtasten, bedingt durch eine kleine Sample-Kapazität (C_0 in Abb. 6.95) von 1 pF und trotzdem hinreichend lange Haltezeiten werden durch die MOS-Technologie ermöglicht. Hier nutzt man die Eigenschaft des MOS-Transistors



(a) Lasertreiber für die externe Photodiode im CSOP16-Gehäuse



(b) Lasertreiber mit integrierter Photodiode

Abbildung 6.94: Chipphotos des Lasertreibers




Abbildung 6.95: Sample & Hold mit Dummytransistor zur Schaltimpulsunterdrückung

(PMOS-Eingangstransistor **M2** des Buffers in Abb. 6.96), daß abgesehen von sehr geringen Leckströmen kein Gatestrom fließt und die Sample-Kapazität damit nur von den Leckströmen entladen wird. Auf den Eingangs-Buffer einer konventionellen Sample&Hold-Stufe bestehend aus Eingangsbuffer, Schalter, Sample-Kapazität und Ausgangsbuffer, kann aufgrund der Treiberfähigkeit des Monitorverstärkers verzichtet werden. Um die Ladungsinjektion des Schalttransistors **M2** (Abb. 6.95) beim Schaltvorgang zu reduzieren, wurde ein Dummy-Transistor **M3** ergänzt, welcher mit invertiertem Sampletakt betrieben wird [44]. Das Taktsignal zur Abtastung des aktuellen Monitorpegels wird aus dem Datensignal „on Chip“ extrahiert (siehe Abschnitt 6.4.9). Als Ausgangsbuffer der Sample & Hold Stufe diente ein als Spannungsfolger beschalteter Operationsverstärker (siehe Abbildung 6.96 und 6.100(a)). Abbildung 6.95 zeigt das Abtast&Halteglied. In der Simulation war nach einer Haltezeit von 2 ms noch keine nennenswerte Abweichung vom abgetasteten Pegel erkennbar. Abbildung 6.97 zeigt im linken Teil den relativen Fehler des Potentials am Buffereingang **IN** (Abb. 6.95) im Vergleich zum Ausgangspegel **OUT**. Er liegt unter 0.2%. Nach 2 ms wird ein anderer Pegel abgetastet. Im rechten Teil der Abbildung 6.97 ist der Abtastvorgang dargestellt. Die Sample-Pulsweite beträgt 34 ns; der Sample-Puls ist im zweiten Plot von oben dargestellt. Oben sehen wir den Eingangssignal des Monitorverstärkers, ganz unten das Ausgangssignal des Monitorverstärkers, welches einen detektierten Lichtpuls repräsentiert. Dieses Signal entspricht dem Eingang der S&H-Stufe. Das Ausgangssignal, also der gespeicherte Pegel der Sample-Kapazität, ist im dritten Plot von oben dargestellt. Man erkennt, daß der auf dem Sample-Kondensator abzuspeichernde Spannungswert bereits 10 ns nach Beginn des Sample-Pulses erreicht wird.




Abbildung 6.96: Schaltbild des P-Kanal Operationsverstärkers




Abbildung 6.97: Abweichung des simulierten Ausgangssignals der Sample&Hold-Stufe vom gespeicherten Maximalpegel; transientes Eingangssignal des Monitorverstärkers, Sample-Takt, Ausgang der S&H-Stufe, Eingang der S&H-Stufe, bzw. Ausgang des Monitorverstärkers





Abbildung 6.98: Messung der Haltezeit der S&H-Stufe

Abbildung 6.98 zeigt eine Messung der Haltezeit des Abtast&Halteglied. Hierzu wurde der Lasertreiber mit externer Photodiode verwendet. Das obere Signal in Abb. 6.98 ist das Modulationssignal eines externen Generators für einen Laser, dessen Licht in die Monitor-Photodiode eingekoppelt wurde. Der Meßplatz und die Einkopplung des Laserlichts auf einer optischen Bank sind in der Abbildung 6.99 zu sehen. Die Spannung am Ausgangsbuffer des S&H-Gliedes (mittleres Signal in Abb. 6.98) bleibt 2.5 ms lang, bis zur Änderung der einfallenden Lichtleistung und einem neuerlichen Sample-Vorgang, konstant. Das untere Signal zeigt den Ausgangsstrom des Regler-ICs bei offener Regelschleife. Als Ergebnis können wir also festhalten, daß die spezifizierte Vorgabe einer Haltezeit von mehr als 1.5 ms übertroffen werden konnte.


6.4.7 PI-Regler

Für die Realisierung der PI-Regler (Abb. 6.100(b)) fand der gleiche Operationsverstärker (OP), wie im Buffer der S&H-Stufe Verwendung. Es handelt sich hierbei um einen auf einen systematischen Offset von Null [41] ausgelegten, zweistufigen P-Kanal-Operationsverstärker (Abb. 6.96).

Die Offsetspannung ($\leq 60 \mu\text{V}$) und hohe Störsignalunterdrückung standen im Vordergrund beim Design des OPs. Er ist ausgelegt für eine 3 dB-Grenzfrequenz von 50 kHz bei einer Phasenreserve von 59° (siehe Abb. 6.101) Das Verstärkungsbandbreiteprodukt liegt bei 148 MHz. Die Beschaltung des PI-Reglers erfolgt extern, um die Regelparameter im



(a) Einkopplung des Laserlichts auf der optischen Bank



(b) Meßplatz

Abbildung 6.99: Messungen am Lasertreiber mit externer Photodiode




Abbildung 6.100: Operationsverstärker als Buffer, bzw. als PI-Regler verschaltet

Testchip flexibel anpassen zu können. Desweiteren läßt sich durch die externe Beschaltung eine größere Kapazität und damit eine geringere Eckfrequenz (f_I) einstellen, wodurch die Regelung besser an die langsame thermische Veränderung der Laserkennlinie angepaßt und die Störempfindlichkeit der Regelung heraufgesetzt werden kann.

$$\underline{A}_R = -\frac{R_2 + \frac{1}{j\omega C}}{R_1} = -\frac{R_2}{R_1} \left(1 + \frac{1}{j\omega C} \right) = A_P \left(1 + \frac{\omega_i}{j\omega} \right) \quad (6.32)$$

$$\text{mit } A_P = -\frac{R_2}{R_1} \quad (6.33)$$

$$\text{und } f_I = \frac{1}{2\pi R_2 C} \quad (6.34)$$

Die Spannungsverstärkung des als PI-Regler (Abb. 6.100(b)) beschalteten OP-Verstärkers spiegelt Gl. 6.32 wieder. Gleichung 6.33 und 6.34 beschreiben den Zusammenhang zwischen den Rückkopplungselementen des Operationsverstärkers und der Proportionalverstärkung A_P bzw. der Eckfrequenz f_I des PI-Reglers [37]. Der Vorwiderstand R1 wurde mit $5 \text{ k}\Omega$ integriert.




Abbildung 6.101: Bodeplot des Operationsverstärkers in Abb. 6.96




Abbildung 6.102: Transiente Simulation der Regelung des READ-Stromes bei einer Temperaturveränderung von $-20\text{ }^{\circ}\text{C}$ bis $80\text{ }^{\circ}\text{C}$ ($\frac{\Delta T}{\Delta t} = 0.2\text{ }^{\circ}\text{C/ms}$)

Das Ergebnis der Simulation zur Ausregelung des Temperatureinflusses auf die Laserkennlinie zeigt Abbildung 6.102. Aus Gründen der Simulierbarkeit mußte der Temperatur-Sweep im Rahmen einer transienten Analyse durchgeführt werden. Das eingangs erwähnte Spectre HDL-Modell, welches die Temperaturabhängigkeit der Halbleiterlaserdiode nachbildet, moduliert hierzu einen linearen Anstieg der Temperatur mit der Zeit. Die Simulation zeigt die Erhöhung des Laserstroms bei ansteigender Temperatur, wobei die Regelabweichung ($V_{\text{Sollwert}} - V_{\text{Istwert}}$) geringer als 2 mV bleibt (Abb. 6.102 linker Teil). Im rechten Teil der Abbildung 6.102 sehen wir die absoluten Pegel im Regelkreis, welche wir anhand der Abbildungen 6.86 und 6.102 kurz erläutern. Am Anfang der Simulation wurde ein Sollwert von 3.3 Volt (hier Sollwert_READ) vorgegeben zur Einstellung des Laserstrompegels. Nun wurde im Rahmen der transienten Simulation die Temperatur von $-20\text{ }^{\circ}\text{C}$ auf $80\text{ }^{\circ}\text{C}$ erhöht. Im rechten Teil der Abbildung 6.102 sehen wir im zweiten Bild von oben, daß der Regler den Stellwert auf einen niedrigen Pegel einstellt, dieser Pegel liegt dann am Bias-Transistor (Mb0 in Abb. 6.87) und steuert den Laserstrom (drittes Bild von oben in Abb. 6.102). Da die Kennlinie des Lasers (Abb. 6.90) durch die Erhöhung der Temperatur ($\frac{\Delta T}{\Delta t} = 0.2\text{ }^{\circ}\text{C/ms}$) nach rechts verschoben wird, muß zur Aufrechterhaltung

der Laserlichtleistung der Strom ansteigen. Dies wird in Abbildung 6.102 deutlich. Im unteren Bild sehen wir den simulierten Photostrom der Monitorphotodiode, welcher proportional zur optischen Leistung des Lasers ist und über den Temperaturbereich konstant bleibt. Im oberen Bild der rechten Seite von Abb. 6.102 sehen wir den Istwert, also den Ausgang der S&H-Stufe. Die Peaks in der Abbildung rühren von den Sample-Pulsen der S&H-Stufe, welche mit einem Rechtecksignal der Frequenz 58 MHz getaktet wurde. Als wesentliches Ergebnis kann man aus dem unteren Bild der rechten Seite von Abb. 6.102 erkennen, dass der Photostrom der Monitordiode und damit die Laserlichtleistung bei einer Temperaturänderung um 100°C bis auf 0.5% konstant gehalten wird.

6.4.8 Laserstromtreiber




Abbildung 6.103: Funktionsschaltbild der Read- und Writestromquellen

Die vier Kanäle der Laserstromquelle sind ausgelegt zur Ansteuerung einer Laserdiode mit DVD-RW Pegeln (siehe Abschnitt 6.4.1 und Abb. 6.83). Der Read-Pegel ist ausgelegt für 1 mW optische Leistung am Laser und liegt damit geringfügig über der Laserschwelle. Die übrigen Kanäle sind für 3, 4 und 12 mW optischer Laserleistung ausgelegt. Dies entspricht Strömen von 40 mA für den Read-Strom, 42,5 mA für den Cool-Strom, 43,75 mA für den Erase-Strom und 55 mA für den Write-Strom bei Raumtemperatur. Prinzipiell handelt es sich bei diesem Lasertreiber um eine Stromspiegelansteuerung des Lasers, da die Laserdiode mit Kathode am Gehäuse, also an Masse, vorgesehen war. Der Read-Strom fließt permanent. Die Einstellung der anderen Pegel (Erase, Cool und Write) erfolgt durch das Zu-, bzw. Abschalten der entsprechenden Ströme gemäß der Pulsstrategie (siehe Abschnitt 6.4.1). Abbildung 6.103 zeigt ein Schaltbild der Stromquellen für Read-Strom und

einen modulierten Kanal (hier Write). Die Bias-Einstellung der Stromquellen ist, wie Abbildung 6.104(a) zeigt, über einen großen Bereich einstellbar. Dies geschieht mit Hilfe des Transistors Mb0. Die Regelung greift an diesem BIAS-Transistor Mb0 ein, stellt also den Referenzstrom ein. Durch die Stromspiegel wird der Referenzstrom auf den benötigten Laserdiodenstrompegel übersetzt. Das Pulsen geschieht nun durch Anlegen eines zum Schreibpuls invertierten Signals an Transistor M38. Ist das Gate-Potential dieses Transistors „high“, wird der Strom der geschalteten Stufe nach Masse durchgeleitet. Durch Verwendung dieses NMOS-Schalttransistors werden in der Simulation geringe Anstiegs- und Abfallzeiten unterhalb einer Nanosekunde ermöglicht (Abb. 6.104(b)). Eine spätere Erweiterung zur Reduktion des Leistungsverbrauchs der Gesamtschaltung kann durch Abschalten der PMOS-Stromspiegel erzielt werden. Hierzu müßte die Pulsstrategie genutzt werden, um ein rechtzeitiges Wiedereinschalten zu garantieren.




Abbildung 6.104: Simulationen zur Read- und Writestromquelle aus Abb. 6.4.8

Am offenen Regelkreis wurden die maximal schaltbaren Strompegel und die Anstiegs- und Abfallzeiten für den Laserstromtreiber bestimmt (Abbildung 6.105). Hierzu wurde der Testchip mit einem 60 MBit/s NRZ Datensignal (**N**o **R**eturn to **Z**ero) mit ECL-Pegeln gespeist. Da die Rückkopplung aufgehoben war, die externe Monitorphotodiode also kein Signal von der Laserdiode empfing, steuerte der PI-Regler den BIAS-Transistor Mb0 maximal aus. Die offene Regelstrecke zeigt somit das erwartete, statische Verhalten. Bei Vorgabe eines Sollwerts für den Strompegel und nicht bestrahlter Monitorphotodiode (Dunkelstrom) stellte sich ein konstanter, maximaler Laserstrom ein. Wurde die Photodiode bestrahlt, regelte der Lasertreiber den Strom herunter. Zur Strom-Spannungswandlung am Lasertreiberausgang war an diesem Testchip ein 50 Ω -Meßwiderstand vorgesehen.

Der obere Verlauf in Abbildung 6.105 entspricht dem 5 V-Triggersignal des Datensignal-Generators. Die Messungen ergaben sehr gute Anstiegs- und Abfallzeiten für den geschalteten Write-Strom von ca. 1.8 ns bei 60 MBit/s. Die maximalen Pegel lagen bei 35 mA




Abbildung 6.105: Anstiegs- und Abfallzeiten der Laserstromquellen

für den Grundstrom (Read) und zusätzlichen 10 mA für den Write-Strom. Diese Diskrepanz zu den Anforderungen (40 mA/15 mA) kann im Rahmen eines Redesigns einfach durch Erhöhung des Referenzstromes beseitigt werden ohne die erzielten Anstiegs- und Abfallzeiten zu verschlechtern.

6.4.9 Digitale Hilfssignale

Zur Generation des Sample-Takts und zur Konvertierung des ECL-Datensignals auf CMOS-Pegel wurde die in Abbildung 6.106 dargestellte Hilfsschaltung zur Taktableitung integriert. In einer späteren Version sollen die Taktsignale von einer erweiterten Digital-schaltung geliefert werden, welche die Pulsstrategie implementiert. Damit die Messungen am Testchip durchgeführt werden konnten, wurde hier auf die Extraktion des Sample-Pulses aus dem Datensignal zurückgegriffen. Dieses Signal schaltet dann zum einen den Schalter des Write-Stroms und dient zum anderen, nach einer Verzögerung, zur Generation eines Sample-Pulses. Die Verzögerung wurde implementiert, um einen Überlapp zwischen dem Abtasten des Read-Pegels und dem Abtasten des Write-Pegels zu vermeiden. Das Abtasten des Read-Pegels erfolgt, bis auf die Verzögerung invers zum Abtasten des Write-Signals. Für eine 4-Kanal Lösung müßte hier wesentlich mehr Aufwand betrieben werden, um die Signale richtig zu steuern. Die eigentliche Taktgewinnung für das Samplen erfolgt mit Hilfe des oberen Zweiges der Schaltung in Abb. 6.106. Die Kombination Cl, Rl und die




Abbildung 6.106: Blockschaltbild der Digitalschaltung

Diode M1 wirkt als nichtlineares Differenzglied. Da R1 im Testchip extern angeschlossen wird, erfolgt hierüber die Einstellung der Pulsbreite. Im linken Teil der Abbildung 6.107 wird gezeigt, wie der Sample-Puls von etwa 10 bis 40 ns durch Variation von R1 zwischen 10 und 50 k Ω eingestellt werden kann. Der nachgeschaltete Schmitt-Trigger und die Inverter dienen der Pulsformung und -regenerierung. Der rechte Teil der Abb. 6.107 zeigt oben ein zeitverzögertes Datensignal mit CMOS-Pegel (Knoten „delayed_DATA“ in Abb 6.106). In der Mitte ist der entsprechend R1 variierte Sample-Puls dargestellt. Das differenzierte Signal vor dem Schmitt-Trigger ist unten gezeigt.

Aus fertigungstechnischen Gründen stand uns als Gehäuse für den konfektionierten Lasertreiber lediglich ein 16-PIN CSOP Gehäuse (**C**eramic **S**mall **O**utline **P**ackage) zur Verfügung (Abb. 6.94(a)). Durch diesen Umstand konnte der Lasertreiber nur eingeschränkt angesteuert werden. Zur meßtechnischen Erfassung konnten daher nur zwei Kanäle herangezogen werden, der Read- und Write-Kanal. Auf eine Erfassung relevanter chipinterner Signale, Frequenzgänge der Teilschaltungen oder Analyse des Digitalteils, mußte aus selbigen Gründen weitestgehend verzichtet werden. Die Messungen erfolgten auf einer optischen Bank. Der Meßaufbau wurde bereits in Abbildung 6.99 dargestellt. Messungen auf Wafer Ebene waren mit den uns zur Verfügung stehenden Probeheads im Waferprober nicht möglich.




Abbildung 6.107: Einstellbereich des Sample-Pulses durch externen Widerstand

6.5 Zusammenfassung der erzielten Ergebnisse

In diesem Projekt wurden neuartige Photodetektoren und OEICs mit Verstärkungsumschaltung in Standard-CMOS-Prozessen entworfen und realisiert. Mit den in einem Zweiwanen-CMOS-Prozeß integrierten Finger-Photodioden, die für rotes Licht der Wellenlänge 638,3 nm einen Quantenwirkungsgrad von 95 % und für blaues Licht der Wellenlänge 400 nm einen Quantenwirkungsgrad von 70 % haben, lassen sich Grenzfrequenzen zwischen 500-800 MHz erzielen. Sie sind für den Einsatz in OEICs für optische Speichersysteme sehr gut geeignet. Für die Integration der Finger-Photodioden ist nur eine zusätzliche Maske nötig.

In CMOS-Prozessen mit selbstjustierenden Wannen können auf Standardwafern ohne zusätzliche Masken die n^+ /CNW/PSUB-Photodiode und die Doppelphotodiode integriert werden. Beide Photodioden haben für rotes Licht einen Quantenwirkungsgrad von über 90 %. Mit der n^+ /CNW/PSUB-Photodiode lassen sich Grenzfrequenzen von über 100 MHz und mit der Doppelphotodiode Grenzfrequenzen von über 150 MHz erreichen,

wobei zu berücksichtigen ist, daß die Doppelphotodiode eine größere Sperrschichtkapazität hat als die n^+ /CNW/PSUB-Photodiode.

Alle in den OEICs eingesetzten Photodioden haben einen Dunkelstrom, der kleiner als $0,6 \text{ pA}$ ($U_{PD} = 3 \text{ V}$ und $T = 30^\circ \text{ C}$) ist. Dies ist im Vergleich mit Werten aus der Literatur ein sehr guter Wert.

Es wurden zwei vielversprechende DVD-OEIC-Serien mit unterschiedlichen Verstärkertopologien entworfen und realisiert: Spannungsfolger- und Transimpedanzverstärker-OEICs. Alle vorgestellten OEICs haben eine On-Chip-Verstärkungsumschaltung, wie sie für DVD-RAM-Systeme gefordert ist.

Mit den Spannungsfolger-OEICs, die ein Redesign durchlaufen haben, lassen sich für rotes Licht 3dB-Frequenzen bis 50 MHz und für blaues Licht bis 40 MHz erzielen. Weitere Merkmale sind niedriges Rauschen, niedrige Offset-Spannungen, gute Empfindlichkeit und gutes Gruppenlaufzeitverhalten. Die Spannungsfolger-OEICs sind sehr gut geeignet für den Einsatz in $2\times$ -Speed-DVD-Systemen.

Die Grenzfrequenzen der Transimpedanzverstärker-OEICs liegen für rotes Licht zwischen 30 und 120 MHz. Die hier vorgestellten OEICs stellen einen ersten Entwurf dar. Für diese OEICs ist ein Redesign erforderlich, und zwar um die leichte Überhöhung in den Amplitudengängen zu kompensieren und die Offset-Spannungen zu minimieren. Die anderen Meßergebnisse sind sehr vielversprechend. Das Rauschen ist niedrig, die Empfindlichkeit hoch und das Gruppenlaufzeitverhalten ist sehr gut. Nach einem Redesign sollten die Transimpedanzverstärker-OEICs für den Einsatz in $4\times$ -Speed-DVD-Systemen geeignet sein.

Es wurde ein Laserregelkreis-IC realisiert, das einen Monitorverstärker, Sample&Hold-Schaltungen, PI-Regler und schnell schaltbare Stromquellen enthält. Zusammen mit einer externen pin-Photodiode wurde für den Monitorverstärker durch Messungen eine Grenzfrequenz von über 30 MHz verifiziert. Eine OEIC-Variante mit integrierter Photodiode erreicht Simulationen zufolge eine Grenzfrequenz von 110 MHz. Die Sample-Zeit muß aufgrund der sehr schwierigen experimentellen Erfassbarkeit mithilfe von Schaltungssimulationen zu kleiner als 10 ns abgeschätzt werden. Die Haltezeit lag bei 2,5 ms. Die Messung der Anstiegs- und Abfallzeit der schnell schaltbaren Stromquellen ergab Werte von ca. 1,8 ns. Simulationsergebnisse zeigen, daß das Regelkreis-IC die Laserlichtleistung im Temperaturbereich von -20 bis $+80^\circ \text{ C}$ auf 0,5 % konstant hält. Die Ergebnisse bestätigen somit die Realisierbarkeit eines integrierten CMOS-Laserregelkreises für die Anwendung in DVD-RAM- bzw. DVD-RW-Systemen.

Kapitel 7

Verwertbarkeit der Ergebnisse und Erfahrungen

Die Deutsche Thomson-Brandt schätzt den Weltmarktbedarf für das DVD-System ab dem Jahr 2001 auf mehr als 120 Millionen Stück pro Jahr. Das entwickelte OEIC stellt einen zentralen Bestandteil des DVD-Systems dar, das mit diskreten PIN-Photodioden und separaten Verstärkern nicht zu realisieren ist. Die Entwicklung des OEICs für einen so großen Markt kann daher als äußerst sinnvoll beurteilt werden. Darüber hinaus sind andere Anwendungsmöglichkeiten, zum Beispiel in der optischen Datenübertragung, Mikrosystem-, Umwelt- und Medizintechnik, denkbar, da es bisher keine OEICs mit integrierten PIN-Photodioden in CMOS-Technologie gibt. Mit der erst kürzlich vorgestellten superhellen blauen AlGaIn/InGaIn Lumineszenzdiode und der ersten blauen Laserdiode durch die japanische Firma Nichia zeichnet sich insbesondere ein großer Markt für die in diesem Vorhaben im blauen Spektralbereich zu optimierenden OEICs ab. Dies umso mehr, da in mehreren Firmen und Forschungslaboratorien intensiv an der Entwicklung blauer Laser gearbeitet wird und die Fachwelt damit rechnet, daß diese Laser innerhalb von wenigen Jahren zu niedrigen Preisen kommerziell erhältlich sein werden.

Für die Realisierung eines Regelkreises aus Monitorphotodiode und Lasermodulator zur Laseransteuerung gilt ähnliches wie für das PIN-CMOS-OEIC. Es standen vor Beginn des Vorhabens keine käuflichen integrierten Schaltkreise zur Verfügung, die die Systemanforderungen bezüglich der Geschwindigkeit erfüllen. Diskrete Lösungen verursachen hohe Herstellungskosten und besitzen eine hohe Störanfälligkeit. Auch hier ist die Entwicklung integrierter Schaltkreise in CMOS-Technologie die erfolgversprechende Lösung. Für den integrierten Laserregelkreis zeichnet sich ein ähnlich großer Markt wie für das PIN-CMOS-OEIC ab.

Die im Laufe des Vorhabens gewonnenen Ergebnisse und Erfahrungen wurden zur Firma XFAB/Thesys übertragen und fließen dort unmittelbar in den Entwurf von OEICs und OPTO-ASICs ein. Neben OEIC-Entwürfen wurden ferner die Entwürfe des Laserregelkreis-ICs an die Firma Thesys zur Herstellung übergeben. Es wurde somit die

Position eines deutschen Halbleiterherstellers im internationalen Konkurrenzkampf gefestigt.

Kapitel 8

Fortschritt anderer Stellen

Während der Laufzeit des Projektes wurden in japanischen Firmen OEICs für CD-ROM- und DVD-Anwendungen mit höheren Grenzfrequenzen entwickelt. Tabelle 8 stellt die wichtigsten Daten in Japan kommerziell erhältlicher OEICs zusammen.

Speed	OEIC	λ (nm)	f_{3dB} (MHz)
32 X CD-ROM	Sony CXA25	780	45 (>32)
32 X CD-ROM	Sharp IS1681	780	50 (>34)
4 X DVD (ROM)	Sharp IS1650	650	50 (>34)
2 X DVD (Video)	Sharp IS1640	650	27 (>20)

Die typischen Grenzfrequenzen der OEICs für 32-fache CD-ROM Lesegeschwindigkeit liegen bei 45 bzw. 50 MHz. Die garantierten Werte für die Grenzfrequenz liegen mit 32 bzw. 34 MHz jedoch erheblich niedriger. Die Grenzfrequenz eines DVD-OEICs für Video-Anwendungen mit zweifacher Laufwerksgeschwindigkeit liegt typisch bei 27 MHz und minimal bei 20 MHz. Ein weiterentwickeltes OEIC für 4-fache DVD-Lesegeschwindigkeit erreicht Grenzfrequenzen von typisch 50 MHz bzw. minimal 34 MHz.

Die Grenzfrequenzen der in diesem Projekt am LHT entwickelten OEICs liegen deutlich über den minimalen in der Tabelle 8 angegebenen Grenzfrequenzen und erreichen zum Teil fast die typischen Werte.

Ähnlich wie bei OEICs für optische Speichersysteme wurden in den letzten Jahren ICs zur Ansteuerung von Laserdioden auf den Markt gebracht. Hier sind die ICs EL6259C von Elantec und AD9660 von Analog Devices zu nennen. Beide ICs sind bipolare ICs. Das IC von Elantec erreicht Anstiegs- und Abfallzeiten von 1,0 bzw. 1,1 ns. Es enthält jedoch nur schnell schaltbare Stromquellen. Zum Aufbau eines Regelkreises für einen Diodenlaser werden weitere ICs benötigt.

Das IC von der Firma Analog Devices zeichnet sich durch Anstiegs- und Abfallzeiten von 1,5 bzw. 2,0 ns aus. Es enthält zwei Track&Hold Schaltungen, Ausgangstreiber bzw.

Stromquellen und einen Monitortransimpedanzverstärker. Die Monitorphotodiode muß extern dazugeschaltet werden. Zur Regelung der Laserlichtleistung werden zusätzliche ICs benötigt.

Für das Laserregelkreis IC kann festgestellt werden, daß es auf dem Markt unseres Wissens noch kein dem hier entwickelten integrierten Schaltkreis vergleichbares IC gibt.

Die auf dem Gebiet der blauen Laser führende japanische Firma Nichia stellt Engineering Samples mit einer Wellenlänge bei ca. 400 nm gegen eine Gebühr von 2000 US-Dollar pro Exemplar interessierten Anwendern zur Verfügung. Die Entwicklung von OEICs für den blauen Spektralbereich bekommt dadurch erhöhte Bedeutung.

IBM hat die offensichtlich durch die DVD erwachsende Konkurrenz erkannt und steigert ständig und rasant die Kapazität der magnetischen Festplatten. Allerdings sind die Festplatten fest eingebaut und können nicht gewechselt werden wie ein optisches DVD-Speichermedium. Mit einer Konkurrenz der Festplatten für die DVD-Speichersysteme ist somit nicht zu rechnen.

Kapitel 9

Veröffentlichungen im Rahmen dieser Arbeit

- [i] H. Zimmermann, ‘Monolithic Bipolar-, CMOS-, and BiCMOS-Receiver OEICs’, Invited Paper, *Proc. Int. Semicond. Conf. CAS’96*, Sinaia, Romania, 1996, pp. 31–40.
- [ii] H. Zimmermann, U. Müller, R. Buchner, P. Seegebrecht, ‘Optoelectronic Receiver Circuits in CMOS-Technology’, *GMM-Fachbericht, Vol. 17, Mikroelektronik’97*, VDE-Verlag GmbH, Berlin, Offenbach, 1997, pp. 195–202.
- [iii] H. Zimmermann, ‘Improved CMOS-integrated Photodiodes and their Application in OEICs’, *1997 IEEE Int. Workshop on High Performance Electron Devices for Microwave & Optoelectronic Applications (EDMO’97)*, pp. 346–351.
- [iv] H. Zimmermann, ‘Full Custom CMOS and BiCMOS OPTO-ASICs’, Invited Paper, *Proc. 5th Int. Conf. on Solid-State and Integrated-Circuit Technology 1998 (ICSICT’98)*, Peking, China, pp. 344–347.
- [v] H. Zimmermann, T. Heide, A. Ghazi, K. Kieschnick, “PIN-CMOS-Receivers for Optical Interconnects,” in *Proc. 2nd IEEE Workshop on Signal Propagation on Interconnects*, Travemünde, Germany, pp. 80-89, May 1998.
- [vi] A. Ghazi, T. Heide and H. Zimmermann, “A PIN CMOS OEIC for DVD Systems,” in *Proc. 43rd Int. Scientific Colloquium (IWK ’98)*, TU Ilmenau, Germany, vol. 2, pp. 380-385, September 21-24, 1998.
- [vii] T. Heide, A. Ghazi, H. Zimmermann, “High Speed Optical PIN-CMOS-Receivers,” in *Proc. 6th Int. Symposium on High Performance Electron Devices for Microwave and Optoelectronic Applications (EDMO ’98)*, Manchester, UK, pp. 72-76, November 23-24, 1998.
- [viii] H. Zimmermann, T. Heide, and A. Ghazi, “Monolithic High-Speed CMOS-Photoreceiver,” *IEEE Photonics Technology Letters*, vol. 11, no. 2, pp. 254-256, February 1999.

- [ix] H. Zimmermann, A. Ghazi, T. Heide, R. Popp, R. Buchner, "Advanced Photo Integrated Circuits in CMOS Technology," in *Proc. 49th Electronic Components and Technology Conference (ECTC '99)*, San Diego, USA, pp. 1030-1035, June 1-4, 1999.
- [x] A. Ghazi, T. Heide, H. Zimmermann, "CMOS Current Mirror DVD OEICs and High-Speed Receiver OEICs," in *Proc. PHOTONICS PRAGUE '99*, Prague, Czech Republic, June 21-23, pp. 171-176, 1999.
- [xi] H. Zimmermann, K. Kieschnick, T. Heide, A. Ghazi, "Integrated High-Speed, High-responsivity Photodiodes in CMOS and BiCMOS Technology," in *Proc. ESSDERC '99*, Leuven, Belgium, pp. 332-335, September 13-15, 1999.
- [xii] K. Kieschnick, T. Heide, A. Ghazi, H. Zimmermann and P. Seegebrecht, "Advanced CMOS and BiCMOS photonic receiver ICs," in *Proc. ESSCIRC '99*, Duisburg, Germany, pp. 398-401, September 21-23, 1999.
- [xiii] T. Heide, A. Ghazi, H. Zimmermann and P. Seegebrecht, "Monolithic CMOS Photoreceivers for Short-Range Optical Data Communication," *Electronic Letters*, vol. 25, no. 19, pp. 1655-1656, September 1999.
- [xiv] A. Ghazi, T. Heide, K. Kieschnick, H. Zimmermann, P. Seegebrecht, "Integrated Silicon Optoelectronic Circuits (OEICs) in CMOS and BiCMOS Technology for DVD Systems," in *Proc. 11th Int. Meeting on Electro-Optics and Microelectronics in Israel*, Tel Aviv, Israel, November 9-11, 1999.
- [xv] A. Ghazi, T. Heide, H. Zimmermann, P. Seegebrecht, "CMOS PIN Fiber Receiver and DVD OEIC," in *Proc. 7th Int. Symposium on High Performance Electron Devices for Microwave and Optoelectronic Applications (EDMO '99)*, London, UK, pp. 108-112, November 22-23, 1999.
- [xvi] H. Zimmermann, T. Heide, A. Ghazi, P. Seegebrecht, "PIN-CMOS-Receiver for Optical Interconnects," in *Interconnects in VLSI Design*, Ed.: H. Grabin-ski, Kluwer Academic Publishers, Dordrecht, in print 2000.

Formelzeichen und Abkürzungen

A	Querschnittsfläche [cm^2]
C_j	Diodenkapazität (Sperrschichtkapazität) [F]
c_0	Lichtgeschwindigkeit im Vakuum ($2,99792458 \cdot 10^8$ m/s)
d_p	Dicke der lichtempfangenden p-Halbleiterschicht [μm]
d_{ox}	Dicke des Siliziumdioxids [nm]
E	elektrische Feldstärke [V/m]
E_g	Bandabstand (Bandlücke) eines Halbleiters [eV]
E_{photon}	Energie eines Photons (Lichtquant)
$g(x, \lambda)$	ortsabhängige Generationsrate [$\text{cm}^{-3}\text{s}^{-1}$]
h	Planksches Wirkungsquantum ($6,6260755 \cdot 10^{-34}$ Js)
I	elektrischer Strom [A]
I_K	Kurzschlußstrom [A]
I_S	Sperrsättigungsstrom einer Diode [A]
I_{ph}	Photostrom [A]
$i_{ph}(t)$	zeitabhängiger Photostrom [A]
k	Boltzmann-Konstante ($1,380658 \cdot 10^{-23}$ Ws/K)
n	Brechungsindex
L_p	Diffusionslänge der Löcher [μm]
L_n	Diffusionslänge der Elektronen [μm]
m	Modulationshub
N_A	Dichte der Akzeptoren [cm^{-3}]
N_D	Dichte der Donatoren [cm^{-3}]
n_i	Eigenleitungsichte [cm^{-3}]
P_0	gesamte einfallende optische Leistung (ohne Reflexionverluste) [W]
P_{opt}	optische Leistung [W]
$P_{opt}(t)$	optische Leistung in Abhängigkeit von der Zeit [W]
$P_{opt}(x)$	optische Leistung in Abhängigkeit vom Ort [W]
q	Elementarladung ($1,60217733 \cdot 10^{-19}$ As)
R	elektrischer Widerstand [Ω]
R_L	Lastwiderstand [Ω]

R_P	Parallelwiderstand [Ω]
R_S	Serienwiderstand (Bahn- und Zuleitungswiderstand) [Ω]
$R_S(\lambda)$	spektrale Empfindlichkeit eines Halbleitermaterials [A/W]
S	Empfindlichkeit eines optischen Empfängers [$mV/\mu W$]
T	Temperatur [K]
t_D	Driftzeit [s]
U	elektrische Spannung [V]
U_L	Leerlaufspannung [V]
U_D	Diffusionsspannung [V]
U_T	thermische Spannung ($U_T = kT/q = 25,8$ mV bei 300 K)
v_D	Driftgeschwindigkeit der Ladungsträger [m/s]
v_n	Driftgeschwindigkeit der Elektronen [m/s]
v_p	Driftgeschwindigkeit der Löcher [m/s]
$v_g(\nu)$	Gruppengeschwindigkeit [m/s]
$v_p(\nu)$	Phasengeschwindigkeit [m/s]
v_{th}	thermische Geschwindigkeit [m/s]
$w_{RLZ}(U)$	spannungsabhängige Weite der Raumladungszone (RLZ) [μm]
$w_{RLZ,opt}$	optimale Weite der Raumladungszone (RLZ) [μm]
w_n	Ausdehnung der RLZ im n-Gebiet [μm]
w_p	Ausdehnung der RLZ im p-Gebiet [μm]
$\alpha(\lambda)$	Absorptionskoeffizient [cm^{-1}]
$\alpha(\lambda)^{-1}$	Eindringtiefe [cm]
$\Delta\lambda$	Wellenlängenintervall [nm]
$\Delta\nu$	Meßbandbreite [s^{-1}]
ΔU_{out}	Ausgangsspannungsänderung [V]
ϵ_0	Dielektrizitätskonstante des Vakuums ($8,854187817 \cdot 10^{-14}$ As/Vcm)
ϵ_{HL}	Dielektrizitätszahl des Halbleiters
ϵ_{ox}	Dielektrizitätszahl von Siliziumdioxid ($3,45 \cdot 10^{-5}$ pF/ μm)
$\varphi(\nu)$	Phasengang
$\eta(\lambda)$	externer Wirkungsgrad (externe Quantenausbeute) eines Detektors
$\eta_{int}(\lambda)$	interner Wirkungsgrad eines Detektors
$\eta_{opt}(\lambda)$	optischer Wirkungsgrad eines Detektors
λ	Wellenlänge einer Strahlung [nm]
λ_{grenz}	Grenzwellenlänge eines Halbleitermaterials [nm]
λ_{max}	Wellenlänge eines Halbleitermaterials, bei der $R_S(\lambda)$ ein Maximum erreicht [nm]
μ_n	Beweglichkeit der Elektronen [cm^2/Vs]
μ_p	Beweglichkeit der Löcher [cm^2/Vs]
ν	Frequenz einer Strahlung [Hz]
τ_D	Zeitkonstante der Photodiode [s]

$\tau_g(\nu)$	Gruppenlaufzeit [s]
$\tau_p(\nu)$	Phasenlaufzeit [s]
ω	Lichtkreisfrequenz ($\omega = 2\pi\nu$) [s^{-1}]
A/D	Analog/Digital
ARC	Antireflexschicht (Antireflection Coating)
BiCMOS	Bipolar-CMOS
CD	Compact-Disc
CD-R	CD-Recordable
CD-ROM	CD-Read-Only-Memory
CD-RW	CD-ReWritable
CMOS	Complementary MOS
CMRR	Common Mode Rejection Ratio (Gleichtaktunterdrückung)
D/A	Digital/Analog
DVD	Digital-Video-Disc bzw. Digital-Versatile-Disc
DVD-RAM	DVD-Random-Access-Memory
DVD-ROM	DVD-Read-Only-Memory
DVD-RW	DVD-Read-Write
EMI	Electro Magnetic Interference
FOX	Feldoxid
GB	Gigabyte ($2^{30} = 1.073.741.824$ Bytes)
HF	Hochfrequenz
I/U	Strom/Spannung
IR	Infrarot
LB	Leitungsband
MB	Megabyte ($2^{20} = 1.048.576$ Bytes)
MOS	Metal-Oxide-Semiconductor (Metall-Oxid-Halbleiter)
MOSFET	MOS-Feld-Effekt-Transistor
OEIC	Optoelectronic Integrated Circuit
OPIC	Optical Pickup Integrated Circuit
PIC	Photonic Integrated Circuit
POF	Plastic Optical Fiber
PSRR	Power Supply Rejection Ratio (Versorgungsspannungs-Unterdrückung)
RLZ	Raumladungszone
Si	Silizium
SOI	Silicon On Insulator
VLSI	Very Large Scale Integration
UV	Ultraviolett
VB	Valenzband
ZOX	Zwischenoxid

Abbildungsverzeichnis

3.1	Bockschaltbild des PIN-CMOS-OEICs	5
3.2	Bockschaltbild des Regelkreises zur Laseransteuerung bestehend aus einem Monitor-CMOS-OEIC und einem Lasermodulator-IC	7
3.3	Schematischer Querschnitt des PIN-CMOS-OEI	8
6.1	pin-Photodiode	18
6.2	pin-Photodiode: (a) Struktur, (b) Banddiagramm, (c) Elektrisches Feld	19
6.3	Ersatzschaltbild einer pin-Photodiode	20
6.4	Vorhandene pn-Übergänge in einem n-Wannen CMOS-Prozeß	24
6.5	Querschnitt durch einen Doppelwannen-CMOS-Prozeß	25
6.6	Prozeßablauf mit Möglichkeiten der Optimierung (grau hinterlegt)	26
6.7	Prozeßquerschnitt einer Doppelphotodiode	28
6.8	pin-PD mit opt. Deckschichten	28
6.9	Layout von PD-Teststrukturen	30
6.10	Testschaltung zur Charakterisierung der Photodioden	31
6.11	Dunkelstrom in Abhängigkeit der Temperatur, der Diodenspannung und der Dotierungskonzentration auf n-Substrat Siliziumscheiben	32
6.12	Dunkelstrom in Abhängigkeit der Temperatur, der Diodenspannung und der Dotierungskonzentration auf p-Substrat Siliziumscheiben	33
6.14	Sprungantwort der pn/pin-Photodetektoren ($V_{pd} = 3\text{ V}$) auf Standard- und Low-Epi-Scheibe	37
6.13	Anstiegs- und Abfallzeiten der pn/pin-Photodioden in Abhängigkeit der Sperrspannung und der Dotierungskonzentration in der Epi-Schicht auf n-Substrat Siliziumscheiben	37
6.15	Sprungantwort der np/nip-Photodetektoren ($V_{pd} = 3\text{ V}$) auf Standard- und Low-Epi- p-Typ-Siliziumscheiben	38

6.16	Querschnitt, Layout und Chipphoto der Finger-Doppelphotodiode im C4PH-Prozeß auf n-Substrat	40
6.17	Doppelphotodioden-Testschaltung auf n-Substrat	41
6.18	Querschnitte, Layouts und Chipphotos der ganzflächigen Doppelphotodioden im C4PH-Prozeß auf n-Substrat: a), c), e) ohne Metallsteg; b), d), f) mit Metallsteg	42
6.19	Doppelphotodioden-Testschaltung auf p-Substrat	43
6.20	Sprungantworten der Finger-Doppelphotodioden im C4PH-Prozeß auf n- und p-Substrat ($C_e = 5 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)	44
6.21	Sprungantworten der ganzflächigen Doppelphotodioden im C4PH-Prozeß auf n-Substrat ($C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)	45
6.22	Grenzfrequenzen der Finger-Doppelphotodioden im C4PH-Prozeß in Abhängigkeit von der Sperrspannung ($C_e = 5 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)	45
6.23	Anstiegs- und Abfallzeiten der ganzflächigen Doppelphotodioden im C4PH-Prozeß auf n-Substrat in Abhängigkeit von der Sperrspannung ($C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$ und $R_L = 500 \Omega$)	46
6.24	pin-Photodiode im C4PH-Prozeß auf n-Substrat	47
6.25	Querschnitte, Layouts und Chipphotos (mit ARC) der 9-Finger- und der 6-Finger-Photodiode im C4PH-Prozeß auf n-Substrat	49
6.26	Querschnitte, Layouts und Chipphotos (mit ARC) der 4-Finger- und der 3-Finger-Photodiode im C4PH-Prozeß auf n-Substrat	50
6.27	Finger-Photodioden-Testschaltungen	51
6.28	Sprungantworten der 9-Finger-Photodiode im C4PH-Prozeß auf n- bzw. auf p-Substrat ($C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$ bzw. $C_e = 5 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)	53
6.29	Quantenwirkungsgrad und Photoempfindlichkeit der Finger-Photodioden im C4PH-Prozeß auf n-Substrat ohne optimierte Deckschichten in Abhängigkeit von der Fingerzahl ($C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$ und $V_{PD} = 3 \text{ V}$)	54
6.30	Quantenwirkungsgrad und Photoempfindlichkeit der 9-Finger-Photodiode im C4PH-Prozeß auf n- bzw. auf p-Substrat in Abhängigkeit von der Dotierung in der Epitaxieschicht (ARC: 20 nm Oxidschicht und 50 nm Nitridschicht; $\lambda = 638,3 \text{ nm}$ und $V_{PD} = 3 \text{ V}$)	55
6.31	Meßergebnisse der 9-Finger-Photodiode für den n-Substratwafer mit $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$ bei Variation der Sperrspannung	56

6.32	Weite der Raumladungszone und Sperrschichtkapazität der 9-Finger-Photodiode auf vier verschiedenen Wafern bei Variation der Sperrspannung	56
6.33	Sprungantworten der Finger-Photodioden im C4PH-Prozeß auf n- bzw. auf p-Substrat ($\lambda = 400 \text{ nm}$, $R_L = 1000 \Omega$ und $V_{PD} = 3 \text{ V}$)	58
6.34	Quantenwirkungsgrad und Photoempfindlichkeit der Finger-Photodioden im C4PH-Prozeß auf n-Substrat in Abhängigkeit von der Fingerzahl und der Dotierung in der Epitaxieschicht (ARC: 20 nm Oxidschicht und 40 nm Nitridschicht; $\lambda = 400 \text{ nm}$ und $V_{PD} = 3 \text{ V}$)	60
6.35	Quantenwirkungsgrad und Photoempfindlichkeit der Finger-Photodioden im C4PH-Prozeß auf p-Substrat in Abhängigkeit von der Dotierung in der Epitaxieschicht (ohne ARC, $\lambda = 400 \text{ nm}$ und $V_{PD} = 3 \text{ V}$)	61
6.36	Dunkelstrom der Finger-Photodioden im C4PH-Prozeß auf n- bzw. auf p-Substrat	62
6.37	Sprungantworten der Doppelphotodiode in Abhängigkeit von der Sperrspannung im C5PA-Prozeß auf n-Substrat ($C_e \approx 1 \cdot 10^{15} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$ und $R_L = 500 \Omega$)	63
6.38	Querschnitt, Layout und Chipphoto der Doppelphotodiode im C5PA-Prozeß auf n-Substrat	64
6.39	Anstiegs- und Abfallzeiten und Grenzfrequenz der Doppelphotodiode in Abhängigkeit von der Sperrspannung im C5PA-Prozeß auf n-Substrat ($C_e \approx 1 \cdot 10^{15} \text{ cm}^{-3}$ und $\lambda = 638,3 \text{ nm}$)	65
6.40	Querschnitte, Layouts und Chipphotos der n^+ /CNW/PSUB-Photodioden im BN08-Prozeß: a), c), e) mit Kontaktfingern; b), d), f) mit Kontaktring	67
6.41	Sprungantworten (bei $V_{PD} = 3 \text{ V}$) und Grenzfrequenzen der n^+ /CNW/PSUB-Photodioden im BN08-Prozeß in Abhängigkeit von der Sperrspannung ($\lambda = 638,3 \text{ nm}$ und $R_L = 500 \Omega$)	69
6.42	Dunkelstrom der n^+ /CNW/PSUB-Photodioden im BN08-Prozeß auf p-Substrat in Abhängigkeit von der Dotierung in der Epitaxieschicht und von der Temperatur bei Variation der Sperrspannung	70
6.43	Querschnitte, Layouts und Chipphotos der Doppelphotodioden im BN08-Prozeß auf p-Substrat: a), c), e) mit Kontaktfingern; b), d), f) mit Kontaktring	71
6.44	Anstiegs- und Abfallzeiten und Grenzfrequenzen der Doppelphotodioden im BN08-Prozeß auf p-Substrat in Abhängigkeit von der Sperrspannung und der Dotierung in der Epitaxieschicht ($\lambda = 638,3 \text{ nm}$ und $R_L = 500 \Omega$)	73
6.45	Sprungantworten der Doppelphotodioden im BN08-Prozeß auf p-Substrat in Abhängigkeit von der Dotierung in der Epitaxieschicht ($\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)	74

6.46	Dunkelstrom der Doppelphotodioden im BN08-Prozeß auf p-Substrat in Abhängigkeit von der Dotierung in der Epitaxieschicht und von der Temperatur bei Variation der Sperrspannung	75
6.47	Verwendete Transistorsymbole	78
6.48	Integrierte Kapazitäten	79
6.49	Spannungsabhängigkeit der MOS-Struktur [39]	80
6.50	Layouts von integrierten Kapazitäten	82
6.51	Aktive MOS-Widerstände mit Ersatzschaltbild und $i(u)$ -Kennlinie	83
6.52	Spannungsfolger mit Photodiode	84
6.53	1 Kanal der Spannungsfolger-OEICs in vereinfachter Darstellung	85
6.54	Schaltbild des Operationsverstärkers der Spannungsfolger-OEICs	86
6.55	Schaltbild des Operationsverstärkers des OEICs SFTSCN1	87
6.56	Schaltbild der aktiven Widerstände für die schnellen Kanäle der OEICs SFTSCN1 und SFTSCN3	88
6.57	Schaltbild der aktiven Widerstände für die empfindlichen Kanäle der OEICs SFTSCN1 und SFTSCN3	88
6.58	Schaltbild der Umschaltlogik WIDSWITCHCOM zur Auswahl von drei Verstärkungen	89
6.59	Schaltbild der Buffer der OEICs SFTSCN1 und SFTSCN3	90
6.60	Schaltbild der Kompensationsschaltung des OEICs SFTSCN1	90
6.61	Amplitudengänge und Chipphotos der Spannungsfolger-OEICs SFTSCN102 für $\lambda = 638,3$ nm und SFTSCN104 für $\lambda = 400$ nm ($V_{DD} = 5$ V, $U_{Ref} = 2,5$ V, $C_e = 2 \cdot 10^{13}$ cm ⁻³)	92
6.62	Schaltbild des Operationsverstärkers des OEICs SFTSCN3	95
6.63	Amplitudengänge und Chipphotos der Spannungsfolger-OEICs SFTSCN302 für $\lambda = 638,3$ nm und SFTSCN304 für $\lambda = 400$ nm ($V_{DD} = 5$ V, $U_{Ref} = 2,5$ V, $C_e = 2 \cdot 10^{13}$ cm ⁻³)	96
6.64	Umschaltlogik WIDSWITCH zur Auswahl von drei Verstärkungen	99
6.65	Schaltbild der drei Buffer	100
6.66	Schaltbild der aktiven Widerstände für die schnellen und für die empfindlichen Kanäle (Dimensionierung in Klammern) des Spannungsfolger-OEICs SFTSCN3LIN	101

6.67	Amplitudengänge und Chipphoto des Spannungsfolger-OEICs SFTSCN3LIN02 für $\lambda = 638,3 \text{ nm}$ ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$)	103
6.68	Schaltbild des Operationsverstärkers des OEICs SFTSCN4LIN	104
6.69	Schaltbild der aktiven Widerstände für die schnellen und für die empfindlichen Kanäle (Dimensionierung in Klammern) des Spannungsfolger-OEICs SFTSCN4LIN	104
6.70	Amplitudengänge und Chipphoto des Spannungsfolger-OEICs SFTSCN4LIN02 für $\lambda = 638,3 \text{ nm}$ ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$)	106
6.71	Transimpedanzverstärker mit Photodiode	107
6.72	1 Kanal des Transimpedanzverstärker-OEICs in vereinfachter Darstellung	109
6.73	Schaltbild des Operationsverstärkers der schnellen Kanäle des OEICs TVSRCF	110
6.74	Rückkopplungsnetzwerke und Chipphoto des OEICs TVSRCF001	111
6.75	Rückkopplungsnetzwerke und Chipphoto des OEICs TVSRCF002	113
6.76	Rückkopplungsnetzwerke und Chipphoto des OEICs TVSRCF003	115
6.77	Amplitudengänge der Transimpedanzverstärker-OEICs TVSRCF ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $\lambda = 638,3 \text{ nm}$)	117
6.78	Schaltbild des Operationsverstärkers der schnellen Kanäle der OEICs TVNMOS	118
6.79	Rückkopplungsnetzwerke und Chipphoto des OEICs TVNMOS001	120
6.80	Rückkopplungsnetzwerke und Chipphoto des OEICs TVNMOS002	122
6.81	Rückkopplungsnetzwerke und Chipphoto des OEICs TVNMOS003	124
6.82	Amplitudengänge der Transimpedanzverstärker-OEICs TVNMOS ($V_{DD} = 4,5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $\lambda = 638,3 \text{ nm}$)	126
6.83	Multi-Puls Schreibsignal für DVD-RW nach Standard ECMA-274	128
6.84	Blockschaltbild eines späteren Lasertreibers mit peripheren Digital- und optionalen HF-Schaltungen	129
6.85	Schematischer Aufbau des Lasertreibertestchips	130
6.86	Regelkreis für einen Kanal	131
6.87	Lasertreiberansteuerung über Stromspiegelschaltung	133
6.88	Mikrofotografie der Lasertreibertestschaltung	133

6.89	Ausgangssignal der Lasertreibertestschaltung , BR = 51,8 MBit/s	134
6.90	Typische Halbleiterlaserkennlinie bei verschiedenen Temperaturen	135
6.91	Abhängigkeit der 3 dB-Frequenz des Systems Photodiode- Transimpedanzverstärker von der effektiven Photodiodenkapazität	136
6.92	Frequenzgang des Systems Photodiode-Transimpedanzverstärker mit ex- terner Photodiode	137
6.93	Monitorverstärker	137
6.94	Chippotos des Lasertreibers	138
6.95	Sample & Hold mit Dummytransistor zur Schaltimpulsunterdrückung . . .	139
6.96	Schaltbild des P-Kanal Operationsverstärkers	140
6.97	Abweichung des simulierten Ausgangssignals der Sample&Hold-Stufe vom gespeicherten Maximalpegel; transientes Eingangssignal des Monitor- verstärkers, Sample-Takt, Ausgang der S&H-Stufe, Eingang der S&H- Stufe, bzw. Ausgang des Monitorverstärkers	140
6.98	Messung der Haltezeit der S&H-Stufe	141
6.99	Messungen am Lasertreiber mit externer Photodiode	142
6.100	Operationsverstärker als Buffer, bzw. als PI-Regler verschaltet	143
6.101	Bodeplot des Operationsverstärkers in Abb. 6.96	143
6.102	Transiente Simulation der Regelung des READ-Stromes bei einer Tempe- raturveränderung von -20 °C bis 80 °C ($\frac{\Delta T}{\Delta t} = 0.2 \text{ °C/ms}$)	144
6.103	Funktionsschaltbild der Read- und Writestromquellen	145
6.104	Simulationen zur Read- und Writestromquelle aus Abb. 6.4.8	146
6.105	Anstiegs- und Abfallzeiten der Laserstromquellen	147
6.106	Blockschaltbild der Digitalschaltung	148
6.107	Einstellbereich des Sample-Pulses durch externen Widerstand	149

Tabellenverzeichnis

6.1	Überblick über monolithische Silizium-Empfängerschaltkreise	23
6.2	Realisierte pn/pin-Photodioden im Doppelwannen-CMOS-Prozeß	30
6.3	Meßergebnisse der Wirkungsgradmessung an pin-Photodioden	34
6.4	Grenzfrequenz [MHz] der pn/pin-Photodioden in Abhängigkeit der Sperrspannung und der Dotierkonzentration auf n-Substrat Siliziumscheiben 35	
6.5	Anstiegs- und Abfallzeiten der pn/pin-Photodioden in Abhängigkeit der Sperrspannung und der Dotierkonzentration in der Epi-Schicht auf n-Substrat Siliziumscheiben	36
6.6	Gemessene Anstiegs- und Abfallzeiten der np/nip-Photodioden bei einer Sperrspannung von 3 V in Abhängigkeit der Dotierstoffkonzentration in der Epi-Schicht auf p-Substrat Siliziumscheiben	38
6.7	Meßergebnisse der Finger-Doppelphotodioden im C4PH-Prozeß auf n- und p-Substrat (ohne ARC, $\lambda = 638,3$ nm, $R_L = 500 \Omega$ und $V_{PD} = 3$ V) . .	44
6.8	Meßergebnisse der ganzflächigen Doppelphotodioden im C4PH-Prozeß auf n-Substrat (ohne ARC, $\lambda = 638,3$ nm, $R_L = 500 \Omega$ und $V_{PD} = 3$ V)	44
6.9	Übersicht der Finger-Photodioden	48
6.10	Anstiegs- und Abfallzeiten der Finger-Photodioden im C4PH-Prozeß auf n- bzw. auf p-Substrat in Abhängigkeit von der Fingerzahl ($C_e = 5 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3$ nm, $R_L = 500 \Omega$ und $V_{PD} = 3$ V)	52
6.11	Grenzfrequenzen der Finger-Photodioden im C4PH-Prozeß auf n- bzw. auf p-Substrat in Abhängigkeit von der Fingerzahl ($C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$ bzw. $C_e = 5 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3$ nm, $R_L = 500 \Omega$ und $V_{PD} = 3$ V)	52
6.12	Anstiegs- und Abfallzeiten und Grenzfrequenzen der 9-Finger-Photodiode im C4PH-Prozeß auf n- bzw. auf p-Substrat in Abhängigkeit von der Dotierung in der Epitaxieschicht ($\lambda = 638,3$ nm, $R_L = 500 \Omega$ und $V_{PD} = 3$ V) .	52
6.13	Anstiegs- und Abfallzeiten der Finger-Photodioden im C4PH-Prozeß auf n- bzw. auf p-Substrat in Abhängigkeit von der Fingerzahl ($C_e = 1 \cdot 10^{15} \text{ cm}^{-3}$, $\lambda = 400$ nm, $R_L = 1000 \Omega$ und $V_{PD} = 3$ V)	57

6.14	Berechnete Grenzfrequenzen der Finger-Photodioden im C4PH-Prozeß auf n- bzw. auf p-Substrat in Abhängigkeit von der Fingerzahl ($C_e = 1 \cdot 10^{15} \text{ cm}^{-3}$, $\lambda = 400 \text{ nm}$, $R_L = 1000 \Omega$ und $V_{PD} = 3 \text{ V}$)	59
6.15	Anstiegs- und Abfallzeiten und berechnete Grenzfrequenzen der 9-Finger-Photodiode im C4PH-Prozeß auf n- bzw. auf p-Substrat in Abhängigkeit von der Dotierung in der Epitaxieschicht ($\lambda = 400 \text{ nm}$, $R_L = 1000 \Omega$ und $V_{PD} = 3 \text{ V}$)	59
6.16	Meßergebnisse der Doppelphotodiode im C5PA-Prozeß auf n-Substrat ohne optimierte Deckschichten ($\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$) . .	65
6.17	Anstiegs- und Abfallzeiten und Grenzfrequenzen der n^+ /CNW/PSUB-Photodioden im BN08-Prozeß ($\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$) .	68
6.18	Quantenwirkungsgrad und Photoempfindlichkeit der n^+ /CNW/PSUB-Photodioden im BN08-Prozeß mit optimierten Deckschichten ($\lambda = 638,3 \text{ nm}$ und $V_{PD} = 3 \text{ V}$)	68
6.19	Anstiegs- und Abfallzeiten und Grenzfrequenzen der Doppelphotodioden im BN08-Prozeß auf p-Substrat ($\lambda = 638,3 \text{ nm}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)	72
6.20	Quantenwirkungsgrad und Photoempfindlichkeit der Doppelphotodioden im BN08-Prozeß auf p-Substrat mit optimierten Deckschichten ($\lambda = 638,3 \text{ nm}$ und $V_{PD} = 3 \text{ V}$)	72
6.21	Meßergebnisse der Photodioden dieser Arbeit für rotes Licht der Wellenlänge $\lambda = 638,3 \text{ nm}$ ($T = 30^\circ \text{ C}$, $R_L = 500 \Omega$ und $V_{PD} = 3 \text{ V}$)	76
6.22	Meßergebnisse der Photodioden dieser Arbeit für blaues Licht der Wellenlänge $\lambda = 400 \text{ nm}$ ($T = 30^\circ \text{ C}$, $R_L = 1000 \Omega$ und $V_{PD} = 3 \text{ V}$)	76
6.23	Zusammenfassung der wichtigsten Eigenschaften von integrierten Kapazitäten in CMOS-Technologie [40,41]	81
6.24	Pegeltabelle der Umschaltlogik WIDSWITCHCOM	89
6.25	Meßergebnisse des Spannungsfolger-OEICs SFTSCN102 mit ganzflächigen pin-Photodioden ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$)	93
6.26	Meßergebnisse des Spannungsfolger-OEICs SFTSCN104 mit 9-Finger-Photodioden ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 400 \text{ nm}$) . .	94
6.27	Meßergebnisse des Spannungsfolger-OEICs SFTSCN302 mit ganzflächigen pin-Photodioden ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 638,3 \text{ nm}$)	97
6.28	Meßergebnisse des Spannungsfolger-OEICs SFTSCN304 mit 9-Finger-Photodioden ($V_{DD} = 5 \text{ V}$, $U_{Ref} = 2,5 \text{ V}$, $C_e = 2 \cdot 10^{13} \text{ cm}^{-3}$, $\lambda = 400 \text{ nm}$) . .	98

6.29	Pegeltabelle der Umschaltlogik WIDSWITCH	100
6.30	Meßergebnisse des Spannungsfolger-OEICs SFTSCN3LIN02 mit ganzflächigen pin-Photodioden ($V_{DD} = 5\text{ V}$, $U_{Ref} = 2,5\text{ V}$, $C_e = 2 \cdot 10^{13}\text{ cm}^{-3}$, $\lambda = 638,3\text{ nm}$)	102
6.31	Meßergebnisse des Spannungsfolger-OEICs SFTSCN4LIN02 mit ganzflächigen pin-Photodioden ($V_{DD} = 5\text{ V}$, $U_{Ref} = 2,5\text{ V}$, $C_e = 2 \cdot 10^{13}\text{ cm}^{-3}$, $\lambda = 638,3\text{ nm}$)	105
6.32	Meßergebnisse des Transimpedanzverstärker-OEICs TVSRCF001 mit n^+ /CNW/PSUB-Photodioden ($V_{DD} = 5\text{ V}$, $U_{Ref} = 2,5\text{ V}$, $\lambda = 638,3\text{ nm}$) . .	112
6.33	Meßergebnisse des Transimpedanzverstärker-OEICs TVSRCF002 mit Doppelphotodioden ($V_{DD} = 5\text{ V}$, $U_{Ref} = 2,5\text{ V}$, $\lambda = 638,3\text{ nm}$)	114
6.34	Meßergebnisse des Transimpedanzverstärker-OEICs TVSRCF003 mit n^+ /CNW/PSUB-Photodioden ($V_{DD} = 5\text{ V}$, $U_{Ref} = 2,5\text{ V}$, $\lambda = 638,3\text{ nm}$) . .	116
6.35	Meßergebnisse des Transimpedanzverstärker-OEICs TVNMOS001 mit n^+ /CNW/PSUB-Photodioden ($V_{DD} = 4,5\text{ V}$, $U_{Ref} = 2,5\text{ V}$, $\lambda = 638,3\text{ nm}$) .	121
6.36	Meßergebnisse des Transimpedanzverstärker-OEICs TVNMOS002 mit Doppelphotodioden ($V_{DD} = 4,5\text{ V}$, $U_{Ref} = 2,5\text{ V}$, $\lambda = 638,3\text{ nm}$)	123
6.37	Meßergebnisse des Transimpedanzverstärker-OEICs TVNMOS003 mit n^+ /CNW/PSUB-Photodioden ($V_{DD} = 4,5\text{ V}$, $U_{Ref} = 2,5\text{ V}$, $\lambda = 638,3\text{ nm}$) .	125

Literaturverzeichnis

- [1] M. Yamamoto, M. Kubo, and K. Nakao, "Si-OEIC with a Built-in PIN-Photodiode," *Transactions on Electron Devices*, vol. 42, pp. 58–63, 1995.
- [2] M. Kyomasu, "Development of an Integrated High Speed Silicon PIN Photodiode Sensor," *IEEE Trans. Electron Dev.*, vol. 42, p. 1093, 1995.
- [3] M. Ingels, G. V. der Plas, J. Crols, and M. Steyaert, "A CMOS 18 THz Ω 240 Mb/s Transimpedance Amplifier and 155 Mb/s LED-Driver for Low Cost Optical Fiber Links," *IEEE Journal of Solid State Circuits*, vol. 29, pp. 1552–1559, 1994.
- [4] S. Enam and A. Abidi, "Decision and Clock Recovery Circuits for Gigahertz Optical Fiber Receivers in Silicon NMOS," *J. Lightwave Technol.*, vol. LT-5, p. 367, 1987.
- [5] E. Abou-Allam and E. El-Masry, "High CMRR CMOS current operational amplifier," *El.Lett.*, vol. 30, p. 1042, 1994.
- [6] T. Inoue, F. Ueno, M. Kawasaki, Y. Aramaki, and S. Noda, "A new mos linear operational transconductance amplifier and its application to ota-c filters," *IEICE Trans. Electron.*, vol. E75-C, no. 1, p. 81, 1992.
- [7] C. Yu and R. Geiger, "An Automatic Offset Compensation Scheme with Ping-Pong Control for CMOS Operational Amplifiers," *IEEE J. Solid-State Circ.*, vol. 29, p. 601, 1994.
- [8] U. Hilleringmann and K. Goser, "Optoelectronic System Integration on Silicon: Waveguides, Photodetectors, and VLSI CMOS Circuits on One Chip," *IEEE Trans. Electron Dev.*, vol. 42, p. 841, 1995.
- [9] E. Braß, U. Hilleringmann, and K. Schumacher, "System Integration of Optical Devices and Analog CMOS Amplifiers," *IEEE J. Solid-State Circ.*, vol. 29, p. 1006, 1994.
- [10] A. Kalz, W. Budde, R. Gottfried, and N. Haase, "Die Möglichkeiten der CMOS-Technologie zur Herstellung von OPTO-ASICs," in *OPTO 94, Kongress für Optische Sensorik, Messtechnik und Elektronik*, p. 233, ACS Organisations GmbH, Wunstorf, 1994.

- [11] T. Shima, T. I. ans S. Yamada, H. Minamizaki, and T. Ishioka, "Principle and Applications of an Autocharge-Compensated Sample and Hold Circuit," *IEEE J. Solid-State Circ.*, vol. 30, p. 906, 1995.
- [12] D. Reynolds, "A 320MHz CMOS Triple 8bit DAC with On-Chip PLL and Hardware Cursor," *IEEE J. Solid-State Circ.*, vol. 29, p. 1545, 1994.
- [13] S.-Y. Chin and C.-Y. Wu, "A 10-b 125MHz CMOS Digital-to-Analog Converter (DAC) with Threshold-Voltage Compensated Current Sources," *IEEE J. Solid-State Circ.*, vol. 29, p. 1374, 1994.
- [14] S. Alexander, *Optical Communication Receiver Design*. SPIE Optical Engineering Press, 1997.
- [15] N. Yamauchi, Y. Inaba, and M. Okamura, "An Integrated Photodetector-Amplifier Using a-Si p-i-n Photodiodes and Poly-Si Thin-Film Transistors," *IEEE Photon. Technol. Lett.*, vol. 5, p. 319, 1993.
- [16] D. Hartman, M. Grace, and C. Ryan, "A Monolithic Silicon Photodetector/Amplifier IC for Fiber and Integrated Optics Application," *J. Lightwave Technol.*, vol. LT-3, p. 729, August 1985.
- [17] T. Takimoto, F. Fukunaga, M. Kubo, and N. Okabayashi, "High Speed Si-OEIC (OPIC) for Optical Pickup," *Trans. Cons. Electronics*, vol. 44, p. 137, 1998.
- [18] T. Yoshida, Y. Ohtomo, and M. Shimaya, "A Novel p-i-n Photodetector Fabricated on SIMOX for 1GHz 2V CMOS OEICs," in *Proc. IEDM*, (San Francisco, USA), p. ?, 1998.
- [19] S. I. Association, *The National Technology Roadmap for Semiconductors*. Semiconductor Industry Association, 1997 ed., 1997.
- [20] P.-W. Lim *et al.*, "A 3.3V Monolithic Photodetector/CMOS Preamplifier for 531Mb/s Optical Data Link Applications," in *Proc. ISSCC*, p. TA6.1, 1993.
- [21] D. Kuchta, H. Ainspan, F. Canora, and J. R.P. Schneider, "Performance of fiber-optic data links using 670-nm cw VCSELs and a monolithic Si photodetector and CMOS preamplifier," *IBM J. Res. Develop.*, vol. 39, pp. 63–72, 1995.
- [22] J. Wieland, H. Duran, and A. Felder, "Two-Channel 5Gbit/s silicon bipolar monolithic receiver fro optical interconnects," *El.Lett.*, vol. 30, p. 358, 1994.
- [23] K. Ayadi *et al.*, "A Monolithic Optoelectronic Receiver in Standard 0.7 μ m CMOS Operating at 180MHz and 176-fJ Light input Energy," *IEEE Photon. Technol. Lett.*, vol. 9, p. 88, 1997.

- [24] K. Ayadi and P. Danielsen, "A New OEIC Photoreceiver in the Inexpensive Standard CMOS Technology Working at High Frequency," in *Proceedings of the EDMO, UMIST Manchester, UK*, p. 95, 1998.
- [25] K. Ayadi, "High-Speed, Highly Sensitive OEIC Using Clocked Vertical BJT's PhotoDarlington in CMOS Technology," *IEEE J. Solid-State Circ.*, vol. 34, pp. 559–564, 1999.
- [26] C. Schow *et al.*, "A Monolithically Integrated 1 Gb/s Silicon Photoreceiver," *IEEE Photon. Technol. Lett.*, vol. 11, pp. 120–121, 1999.
- [27] C. Schow, J. Schaub, R. Li, J. Qi, and J. Campbell, "A 1-Gb/s Monolithically Integrated Silicon NMOS Optical Receiver," *IEEE J. Sel. Top. Quantum Electronics*, vol. 4, pp. 1035–1039, 1998.
- [28] T. Woodward and A. Krishnamoorthy, "1Gbit/s CMOS photoreceiver with integrated detector operating at 850nm," *El.Lett.*, vol. 34, p. 1252, 1998.
- [29] T. Woodward and A. Krishnamoorthy, "1-Gb/s Integrated optical Detectors and Receivers in Commercial CMOS Technologies," *IEEE J. Sel. Top. Quantum Electronics*, vol. 5, pp. 146–156, 1999.
- [30] Y. He, L. Garrett, K.-H. Lee, and J. Campbell, "Monolithically integrated silicon nMOS pin photoreceiver," *Electronics Letters*, vol. 30, no. 22, pp. 1887–1888, 1994.
- [31] J. Qi, C. Schow, L. Garrett, and J. Campbell, "A Silicon NMOS Monolithically Integrated Optical Receiver," *IEEE Photonics Technology Letters*, vol. 9, pp. 663–665, 1997.
- [32] G. Schumicki and P. Seegebrecht, *Prozeßtechnologie*. Springer-Verlag, 1991.
- [33] H. Zimmermann, "Monolithic Bipolar-, CMOS-, and BiCMOS-Receiver OEICs," in *Proc. International Semiconductor Conference, Sinaia Romania*, pp. 31–40, 1996.
- [34] H. Zimmermann, U. Müller, R. Buchner, and P. Seegebrecht, "Optoelectronic Receiver Circuits in CMOS-Technology," in *GMM-Fachbericht, Mikroelektronik*, pp. 195–202, 1997.
- [35] K. Ebeling, *Integrierte Optoelektronik*. Springer Verlag, 2. ed., 1992.
- [36] H. Zimmermann, A. Ghazi, T. Heide, R. Popp, and R. Buchner, "Advanced Photo Integrated Circuits in CMOS Technology," in *Proc. 49th Electronic Components Technology Conference, San Diego California*, pp. 1030–1035, 1999.
- [37] U. Tietze and C. Schenk, *Halbleiterschaltungstechnik*. Springer-Verlag, 10. ed., 1993.
- [38] H. Zimmermann, T. Heide, and A. Ghazi, "Monolithic High-speed CMOS-Photoreceiver," *IEEE Photon. Technol. Lett.*, vol. 2, pp. 254–256, 1999.

- [39] P. Seegebrecht, *Vorlesungsskript: Bauelemente und Schaltungen*. Lehrstuhl für Halbleitertechnik, Technische Fakultät der CAU Kiel, 1998.
- [40] Geiger, Allen, and Strader, *VLSI Design Techniques for Analog and Digital Circuits*. McGraw-Hill, 1990.
- [41] P. E. Allen and D. R. Holberg, *CMOS Analog Circuit Design*. Oxford University Press, 1987.
- [42] P. Hoppe, *Übertragungsverhalten analoger Schaltungen*. B. G. Teubner Stuttgart, 1994.
- [43] S. ECMA-274, "Data Interchange on 120 mm Optical Disc using +RW Format," ECMA , Genf, 1999.
- [44] R. Suarez, P. Gray, and D. Hodges, "All-MOS charge redistribution analog-to-digitalconversion techniques – Part II.," *IEEE J. Solid State Circuits*, vol. SC-10, no. 12, pp. 379–385, 1975.

Anhang

Bericht des Unterauftragnehmers

